特許
J-GLOBAL ID：200903084022861624

半導体メモリデバイスに関する縦型内部接続トレンチセル(V-ICTC)及び形成方法

発明者：
李 勝 煥

李 勝 煥 について

, 
華 約 翰

華 約 翰 について


出願人/特許権者：
プロモス テクノロジーズ インコーポレイテッド

プロモス テクノロジーズ インコーポレイテッド について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2001-339335
公開番号（公開出願番号）：特開2003-152103
出願日： 2001年11月05日
公開日（公表日）： 2003年05月23日
要約：
【要約】【課題】 縦型トランジスタ及びそのトランジスタをキャパシタに接続する内部接続ストラップ(ICS)を有するダイナミックRAM(DRAM)デバイスを提供する。【解決手段】ICSは基板と直接接触しない。DRAMセルは、実質的に、デバイスの性能に全てのマイナス影響を引き起こすことなく、従来の埋め込みストラップトレンチ(BEST)セルに必要な容量よりも少ない容量で動作する。より少ない容量はまた、新しい材料又は加工方法を必要とすることなく、ディープトレンチキャパシタの製造技術における可能性を拡張する。DRAMの製造方法は、同時にその方法が従来の枠体に代わる分離膜を形成すると共に、DTセルの上部に非常に薄いSi膜を形成することを含む。内部熱酸化法(ITO)によるSOIの形成は、デバイスが十分に使い尽くされ得るような様式に構造を作る。
請求項（抜粋）：
マイクロ電子デバイスに関する縦型内部接続トレンチセルデバイスであって、(a)基板と、(b)前記基板に形成された少なくとも一つのディープトレンチと、を含み、さらに(i)縦型トランジスタと、(ii)キャパシタと、(iii)前記トランジスタを前記キャパシタに接続する内部ストラップと、を含み、前記内部ストラップは、前記基板と直接接触することなく、前記少なくとも一つのディープトレンチ内に完全に入ることを特徴とするデバイス。
IPC (3件)：
H01L 21/8242 ,  H01L 27/108 ,  H01L 29/786
FI (6件)：
H01L 27/10 671 A ,  H01L 27/10 671 C ,  H01L 27/10 625 A ,  H01L 27/10 681 B ,  H01L 29/78 613 B ,  H01L 29/78 626 A
Fターム (45件)：
5F083AD02 ,  5F083AD03 ,  5F083AD17 ,  5F083AD62 ,  5F083GA09 ,  5F083GA27 ,  5F083HA02 ,  5F083JA32 ,  5F083JA39 ,  5F083JA40 ,  5F083KA07 ,  5F083NA01 ,  5F083PR01 ,  5F083PR03 ,  5F083PR05 ,  5F083PR12 ,  5F083PR21 ,  5F083PR22 ,  5F083PR29 ,  5F083PR33 ,  5F083PR36 ,  5F083PR37 ,  5F083PR39 ,  5F083PR40 ,  5F110AA04 ,  5F110AA06 ,  5F110BB06 ,  5F110CC09 ,  5F110DD05 ,  5F110DD13 ,  5F110DD21 ,  5F110EE02 ,  5F110EE09 ,  5F110EE22 ,  5F110FF02 ,  5F110FF22 ,  5F110GG02 ,  5F110GG25 ,  5F110GG42 ,  5F110GG52 ,  5F110HJ13 ,  5F110NN02 ,  5F110NN22 ,  5F110NN33 ,  5F110QQ04
引用特許：
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM