特許
J-GLOBAL ID：200903084052391819

半導体装置及びその製造方法

発明者：
坂本 和幸

坂本 和幸 について


出願人/特許権者：
富士通カンタムデバイス株式会社

富士通カンタムデバイス株式会社 について


代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2001-101442
公開番号（公開出願番号）：特開2002-299443
出願日： 2001年03月30日
公開日（公表日）： 2002年10月11日
要約：
【要約】【課題】 エアブリッジ構造を採用し、しかもエアブリッジ配線の断線や短絡等の障害を確実に防止することを可能とし、高周波特性を実現するとともにデバイスの高信頼性を十分に確保する。【解決手段】 半導体基板1上に、回路領域11を覆うとともに、エアブリッジ接続部位が露出する形状に保護パターン7を形成し、保護パターンを覆うように金属膜12及び絶縁膜13を形成し、これら金属膜12及び絶縁膜13をパターニングしてエアブリッジ配線8及びこれを覆うエアブリッジ保護膜21を形成した後、保護パターン7を除去し、エアブリッジ配線8と回路領域11との間に空隙23を形成する。
請求項（抜粋）：
半導体基板上の所定部位を覆い、端部にエアブリッジ接続部位が露出する形状に保護パターンを形成する工程と、前記保護パターンを覆うように導電膜を形成する工程と、前記導電膜を覆うように絶縁膜を形成する工程と、前記絶縁膜及び前記導電膜を加工し、前記保護パターンの形状に倣って前記エアブリッジ接続部位と接続されてなるエアブリッジ配線を形成するとともに、前記エアブリッジ配線を覆うエアブリッジ保護膜を形成する工程と、前記保護パターンを除去し、前記エアブリッジ配線と前記所定領域との間に空隙を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/768 ,  H01L 21/338 ,  H01L 29/812
FI (3件)：
H01L 21/90 N ,  H01L 21/90 V ,  H01L 29/80 P
Fターム (28件)：
5F033GG02 ,  5F033HH13 ,  5F033JJ13 ,  5F033PP15 ,  5F033PP19 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ37 ,  5F033RR06 ,  5F033RR30 ,  5F033SS11 ,  5F033XX00 ,  5F033XX24 ,  5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GL05 ,  5F102GS04 ,  5F102GV01 ,  5F102GV05 ,  5F102GV08 ,  5F102HC11 ,  5F102HC30
引用特許：
審査官引用 (19件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平8-166212   出願人：三菱電機株式会社
  • 特開平4-279031
  • 特開昭61-043448
全件表示

前のページに戻る

TOP

BOTTOM