特許

J-GLOBAL ID：200903084181956628

半導体昇圧回路

発明者： 西田 要一 ,  神鷹 智 ,  片岡 知典 ,  渕上 郁雄 ,  木村 智生
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願平9-104498
公開番号（公開出願番号）：特開平10-304653
出願日： 1997年04月22日
公開日（公表日）： 1998年11月13日
要約：

【要約】【課題】 簡単な回路構成でもって、複数レベルの出力電圧を選択的に取り出せるようにするとともに、消費電力を低減する。【解決手段】 昇圧用クロックCLK1〜CLKnにより容量性素子C1〜Cnの充放電を行うことで昇圧動作を行う複数個のポンプブロック11〜1nが直列に接続されて昇圧電圧を生成するチャージポンプ手段10と、このチャージポンプ手段10を構成する各ポンプブロック11〜1nに対して昇圧用クロックCLK1〜CLKnを供給するクロック生成手段2と、チャージポンプ手段10におけるポンプブロック11〜1nの出力の内の少なくとも1つの出力を整流用ダイオードDo1〜Donを介して容量性素子Coに接続してなる出力整流手段4とを備える。

請求項（抜粋）：

昇圧用クロックにより容量性素子の充放電を行うことで昇圧動作を行うポンプブロックの複数個が直列に接続されて昇圧電圧を生成するチャージポンプ手段と、このチャージポンプ手段を構成する各ポンプブロックに対して前記昇圧用クロックを供給するクロック生成手段と、前記チャージポンプ手段におけるポンプブロックの出力の内の少なくとも1つの出力を整流用ダイオードを介して容量性素子に接続してなる出力整流手段と、を備えることを特徴とする半導体昇圧回路。

IPC (2件)：

H02M 3/07 ,  G11C 16/06

FI (2件)：

H02M 3/07 ,  G11C 17/00 632 A

引用特許：

審査官引用 (4件)

• 半導体不揮発性メモリの動作パルス印加方法および動作パルス発生回路
  公報種別：公開公報   出願番号：特願平7-202248   出願人：ソニー株式会社
• 電源装置
  公報種別：公開公報   出願番号：特願平4-021680   出願人：ソニー株式会社
• スイッチング電源回路
  公報種別：公開公報   出願番号：特願平7-057180   出願人：富士通株式会社
• 特開平2-276467