半導体メモリセル及びその作製方法

発明者： ,
出願人/特許権者：
代理人 (1件)：山本孝久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-091587
公開番号（公開出願番号）：特開平8-181286
出願日： 1995年03月24日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】強誘電体薄膜と下部電極を同時にエッチングする必要がなく、確実に所望の形状に強誘電体薄膜をパターニングすることができる構造を有する半導体メモリセルを提供する。【構成】半導体メモリセルは、(イ)半導体基板10に形成されたソース・ドレイン領域15,16及びチャネル領域17と、(ロ)チャネル領域の上方に形成されたゲート電極13と、(ハ)ソース・ドレイン領域及びゲート電極を被覆する絶縁層20と、(ニ)一方のソース・ドレイン領域15の上方の絶縁層20に形成され、一方のソース・ドレイン領域15と電気的に接続されたコンタクトホール22と、(ホ)絶縁層20上に形成され、コンタクトホール22に接続された強誘電体薄膜23と、(ヘ)強誘電体薄膜23上に形成された上部電極24から成る。

請求項（抜粋）：

(イ)半導体基板に形成されたソース・ドレイン領域及びチャネル領域と、(ロ)該チャネル領域の上方に形成されたゲート電極と、(ハ)該ソース・ドレイン領域及びゲート電極を被覆する絶縁層と、(ニ)一方のソース・ドレイン領域の上方の絶縁層に形成され、該一方のソース・ドレイン領域と電気的に接続されたコンタクトプラグと、(ホ)該絶縁層上に形成され、該コンタクトプラグに接続された強誘電体薄膜と、(ヘ)該強誘電体薄膜上に形成された上部電極、から成ることを特徴とする半導体メモリセル。

IPC (8件)：

H01L 27/10 451 , H01L 27/04 , H01L 21/822 , H01L 27/108 , H01L 21/8242 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 27/04 C , H01L 27/10 651 , H01L 29/78 371

引用特許：

審査官引用 (3件)

特開平3-165557
半導体記憶装置
公報種別：公開公報出願番号：特願平4-279646 出願人：シャープ株式会社
特開平3-165557

前のページに戻る