特許

J-GLOBAL ID：200903084274741303

半導体記憶装置

発明者： 森下 玄 ,  木下 充矢
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2002-316204
公開番号（公開出願番号）：特開2004-152399
出願日： 2002年10月30日
公開日（公表日）： 2004年05月27日
要約：

【課題】ロジック混載デバイス等において、効率的なバーンイン試験を実行することが可能な半導体記憶装置を提供する。【解決手段】ビット線BLを厚膜トランジスタで構成されるメモリセルを有する第1の領域と、薄膜トランジスタで構成されるセンスアンプを有する第2の領域に分離する分離部を設ける。また、それぞれの領域に対応して電圧供給線VBLaおよびVBLsを設ける。テスト時に、分離部で2つの領域を分離し、電圧供給線からテスト用の電圧を供給する。これに伴い、厚膜および薄膜トランジスタに応じたテスト用の電圧を供給することができ、効率的なバーンイン試験を実行することができる。【選択図】 図3

請求項（抜粋）：

記憶データに応じた電荷が蓄積される複数のメモリセルと、データ読出時に、前記複数のメモリセルのうちの選択メモリセルと接続されるビット線と、 前記データ読出時に前記ビット線と接続されて前記選択メモリセルに対してデータ読出を実行するための周辺回路と、 必要に応じて前記複数のメモリセルおよび前記周辺回路に対応するビット線を第1および第2の領域にそれぞれ電気的に分離するための分離部と、 前記第1の領域のビット線に対応して設けられる第1の電圧供給線と、 前記周辺回路に対応して設けられる第2の電圧供給線と、 前記第1および第2の電圧供給線に供給する電圧を制御する電圧制御回路とを備え、 前記電圧制御回路は、動作時に前記第1および第2の電圧供給線に対して同一の電圧を供給し、テスト時に前記第1および第2の電圧供給線に対してそれぞれ異なる電圧を供給する、半導体記憶装置。

IPC (6件)：

G11C29/00 ,  G01R31/28 ,  G01R31/30 ,  H01L21/822 ,  H01L27/04 ,  H01L27/10

FI (6件)：

G11C29/00 671F ,  G01R31/30 ,  H01L27/10 461 ,  G01R31/28 U ,  G01R31/28 B ,  H01L27/04 T

Fターム (42件)：

2G132AA01 ,  2G132AA08 ,  2G132AB03 ,  2G132AB06 ,  2G132AB12 ,  2G132AK07 ,  2G132AL00 ,  2G132AL11 ,  2G132AL31 ,  5F038BB02 ,  5F038BB04 ,  5F038BB09 ,  5F038CD02 ,  5F038CD16 ,  5F038DF01 ,  5F038DF05 ,  5F038DF11 ,  5F038DF17 ,  5F038DT02 ,  5F038DT09 ,  5F083AD31 ,  5F083AD48 ,  5F083JA36 ,  5F083JA53 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA06 ,  5F083LA07 ,  5F083LA09 ,  5F083LA10 ,  5F083LA19 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083ZA12 ,  5F083ZA14 ,  5F083ZA20 ,  5L106DD36 ,  5L106EE02 ,  5L106EE03 ,  5L106GG06

引用特許：

審査官引用 (1件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平11-243189   出願人：三菱電機株式会社