特許
J-GLOBAL ID：200903030054444216

半導体集積回路装置

発明者：
野田 英行

野田 英行 について

, 
有本 和民

有本 和民 について

, 
堂阪 勝己

堂阪 勝己 について

, 
藤野 毅

藤野 毅 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-243189
公開番号（公開出願番号）：特開2001-068634
出願日： 1999年08月30日
公開日（公表日）： 2001年03月16日
要約：
【要約】【課題】 製造工程を簡略化し、かつ高速動作するロジック内蔵メモリを提供する。【解決手段】 メモリ回路(3)において、高電圧が印加される領域を除く周辺回路(5a-5d,6a-6d,8)にロジック回路(2)のトランジスタと同一工程で形成されるトランジスタを利用する。
請求項（抜粋）：
絶縁ゲート型電界効果トランジスタからなるロジックトランジスタを構成要素として含み、所定の処理を実行するロジック回路、および少なくとも前記ロジック回路が使用するデータを格納するためのメモリ回路を備え、前記メモリ回路は、第1の電圧を受けて動作する第1の回路と、前記第1の電圧よりも高い電圧を受けて動作する第2の回路とを含み、前記第1の回路は、前記ロジックトランジスタと少なくともゲート絶縁膜の膜厚が同じ第1種の絶縁ゲート型電界効果トランジスタを構成要素として含み、かつ前記第2の回路は前記ロジックトランジスタよりもゲート絶縁膜の膜厚の厚い第2種の絶縁ゲート型電界効果トランジスタを構成要素として含む、半導体集積回路装置。
IPC (2件)：
H01L 27/10 461 ,  G11C 11/401
FI (2件)：
H01L 27/10 461 ,  G11C 11/34 371 K
Fターム (24件)：
5B024AA15 ,  5B024CA27 ,  5B024EA02 ,  5F083AD01 ,  5F083GA01 ,  5F083GA06 ,  5F083GA18 ,  5F083GA28 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA08 ,  5F083LA09 ,  5F083LA25 ,  5F083LA26 ,  5F083LA30 ,  5F083PR43 ,  5F083PR44 ,  5F083PR45 ,  5F083PR53 ,  5F083PR54 ,  5F083PR55 ,  5F083ZA07 ,  5F083ZA12
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM