特許
J-GLOBAL ID:200903084324078546

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-311394
公開番号(公開出願番号):特開平7-099198
出願日: 1993年12月13日
公開日(公表日): 1995年04月11日
要約:
【要約】【目的】スルーホール内に埋込んだメタルプラグと上層の配線の接触抵抗を低減させる。【構成】スルーホール4内にメタルプラグ5aを埋込んだ後、層間絶縁膜3の上面をエッチングしてメタルプラグ5aの上端を層間絶縁膜3の上方へ突出させ、このメタルプラグ5aの上端と接続する上層の配線6を形成する。
請求項(抜粋):
半導体基板上に下層の配線を形成し該下層の配線を含む表面に層間絶縁膜を形成する工程と、前記下層の配線上の前記層間絶縁膜を選択的にエッチング除去してスルーホールを形成する工程と、前記スルーホール内を含む前記層間絶縁膜上に高融点金属膜を堆積して前記スルーホール内を充填する工程と、前記層間絶縁膜上の前記高融点金属膜をエッチバックして前記スルーホール内にのみ前記高融点金属膜から成る高融点金属プラグを形成する工程と、前記層間絶縁膜の表面を薄くエッチバックして前記高融点金属プラグの上端を前記層間絶縁膜の上面より突出させる工程と、前記高融点金属プラグの上端と接続する上層の配線を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/3205 ,  H01L 21/3213 ,  H01L 21/768
FI (3件):
H01L 21/88 M ,  H01L 21/88 C ,  H01L 21/90 A
引用特許:
審査官引用 (3件)

前のページに戻る