特許
J-GLOBAL ID:200903084355460805
多結晶半導体薄膜,その製造方法,半導体装置,半導体装置の製造方法および電子装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
秋田 収喜
公報種別:公開公報
出願番号(国際出願番号):特願平11-136789
公開番号(公開出願番号):特開2000-331932
出願日: 1999年05月18日
公開日(公表日): 2000年11月30日
要約:
【要約】【課題】 薄膜トランジスタの素子材となる多結晶シリコン膜を、特定の面方位に揃えて大粒径化(粒径8μm以上)し、かつ結晶粒位置を精密に制御するための技術を提供する。【解決手段】 異方性エッチングとフォトマスクを使用し、多結晶シリコン膜上に規則的な突起を形成する。この突起先端部は、異方性エッチングにより選択的に残された特定面方位からなる単結晶シリコンからなっており、その上に堆積された非晶質シリコンへの結晶成長核となる。このような工程を複数回繰り返す際に、突起のピッチ間隔、大きさ、高さを次第に増大させることにより、表面に現れたシリコンの結晶粒径を必要な大きさまで拡大する。これにより、制御性のよい位置に面方位の揃った大粒径のシリコン結晶粒を形成することができる。トランジスタは大粒径化された各単結晶シリコン領域にそれぞれ形成されている。
請求項(抜粋):
絶縁性基板と、前記絶縁性基板面上に順次積層形成されかつ結晶粒が膜表面に点在するn層(n≧2)の多結晶半導体膜とを有し、所定の平面領域における前記各層の前記結晶粒の数は上層に向かうにつれて大きくなっていることを特徴とする多結晶半導体薄膜。
IPC (5件):
H01L 21/20
, G02F 1/136 500
, G06F 15/78 510
, H01L 29/786
, H01L 21/336
FI (5件):
H01L 21/20
, G02F 1/136 500
, G06F 15/78 510 D
, H01L 29/78 618 Z
, H01L 29/78 627 G
Fターム (43件):
2H092JA24
, 2H092JA34
, 2H092JA37
, 2H092KA03
, 2H092KA04
, 2H092KA05
, 2H092MA07
, 2H092MA14
, 2H092MA17
, 2H092MA29
, 2H092MA30
, 2H092NA21
, 2H092PA01
, 2H092PA06
, 5B062AA03
, 5B062EE02
, 5F052AA02
, 5F052BB07
, 5F052CA04
, 5F052DA01
, 5F052DB03
, 5F052EA15
, 5F052GA02
, 5F052GC01
, 5F052HA01
, 5F052JA01
, 5F110AA01
, 5F110BB02
, 5F110CC02
, 5F110DD02
, 5F110EE03
, 5F110FF02
, 5F110GG02
, 5F110GG12
, 5F110GG16
, 5F110GG17
, 5F110GG32
, 5F110GG45
, 5F110HJ01
, 5F110HJ13
, 5F110PP03
, 5F110PP36
, 5F110PP40
前のページに戻る