特許

J-GLOBAL ID：200903084436476609

低待ち時間多重レベル通信インタフェース

発明者： ザーブ ジャレッド エル ,  ガーレップ ブルーノ ダブリュ ,  チャウ パク エス ,  ドネリー ケヴィン エス ,  ホロウィッツ マーク エイ ,  シダーロポウロス ステファノス ,  ガーレット ビリー ダブリュ ジュニア ,  ワーナー カール ダブリュ
出願人/特許権者： ラムバス インコーポレイテッド
代理人 (10件)： 中村 稔 ,  大塚 文昭 ,  熊倉 禎男 ,  宍戸 嘉一 ,  竹内 英人 ,  今城 俊夫 ,  小川 信夫 ,  村社 厚夫 ,  西島 孝喜 ,  箱田 篤
公報種別：公表公報
出願番号（国際出願番号）：特願2001-550522
公開番号（公開出願番号）：特表2004-531909
出願日： 2001年01月05日
公開日（公表日）： 2004年10月14日
要約：

メモリシステムは多重パルス振幅変調(多重PAM)出力ドライバ及び受信器を使用し、多重PAM信号を送受信する。多重PAM信号は3つ以上の電圧レベルを有し、各データ間隔は有効な電圧レベルの1つで「記号」送信する状態になる。ある実施例では、記号は2つ又はそれ以上のビットを表す。多重PAM出力ドライバは、出力記号を信号ラインに送り出す。出力記号は、最上位ビット(MSB)と最下位ビット(LSB)を含む少なくとも2ビットを表す。多重PAM受信器は、信号ラインから出力記号を受信し、MSBとLSBを求める。

請求項（抜粋）：

多重ドロップバス上で、最上位ビット(MSB)と最下位ビット(LSB)を含む少なくとも2つのビットを表す出力記号を駆動する出力ドライバにおいて、 MSBを表すMSB記号構成要素を生成するための第1の駆動ブロックと、 LSBを表すLSB記号構成要素を生成するための第2の駆動ブロックと、を備え、前記LSB記号構成要素は前記MSB記号構成要素と組み合わされて前記出力記号を提供することを特徴とする出力ドライバ。

IPC (3件)：

H04L25/02 ,  H04L25/03 ,  H04L25/49

FI (4件)：

H04L25/02 S ,  H04L25/02 R ,  H04L25/03 Z ,  H04L25/49 L

Fターム (8件)：

5K029AA01 ,  5K029AA11 ,  5K029FF02 ,  5K029GG07 ,  5K029HH01 ,  5K029HH10 ,  5K029HH13 ,  5K029LL03

引用特許：

審査官引用 (3件)

• 特開平4-032093
  
• デ-タ伝送方法
  公報種別：公開公報   出願番号：特願平3-189542   出願人：本田技研工業株式会社
• 多値信号伝送方法および多値信号伝送システム並びに半導体集積回路
  公報種別：公開公報   出願番号：特願平9-318057   出願人：株式会社日立製作所