特許
J-GLOBAL ID：200903084438139804
薄膜トランジスタおよびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-130461
公開番号（公開出願番号）：特開平5-326938
出願日： 1992年05月22日
公開日（公表日）： 1993年12月10日
要約：
【要約】【目的】 水素化処理によるソース・ドレイン領域の配線抵抗の増加とトランジスタ特性の劣化を抑制した薄膜トランジスタおよびその製造方法を提供する。【構成】 絶縁膜2上に形成されたゲート電極3が能動層となるチャネル領域7の下部に位置する逆スタガ型薄膜トランジスタにおいて、半導体薄膜のソース・ドレイン領域6をシリコン酸化膜に比較して水素透過性の小さい絶縁体膜8で覆うことにより、または半導体薄膜のソース・ドレイン領域6の膜厚を厚膜化してチャネル領域7の膜厚のみを薄膜化することにより、水素化処理によるソース・ドレイン領域6における配線抵抗の増加を抑制でき、特性の優れた薄膜トランジスタを得ることができる。
請求項（抜粋）：
基板面に被着した絶縁膜上に形成されたゲート電極と、このゲート電極を覆うゲート絶縁膜と、このゲート絶縁膜を介して前記ゲート電極と対向配置して能動層となる半導体薄膜を有する薄膜トランジスタにおいて、前記半導体薄膜の所定領域をシリコン酸化膜に比較して水素透過性の小さい絶縁体膜で覆ったことを特徴とする薄膜トランジスタ。
IPC (3件)：
H01L 29/78
, H01L 27/12
, H01L 29/784
