特許

J-GLOBAL ID：200903084501560078

不揮発性半導体メモリ装置

発明者： 河津 佳幸
出願人/特許権者： 沖電気工業株式会社
代理人 (3件)： 亀谷 美明 ,  金本 哲男 ,  萩原 康司
公報種別：公開公報
出願番号（国際出願番号）：特願2003-374333
公開番号（公開出願番号）：特開2004-080051
出願日： 2003年11月04日
公開日（公表日）： 2004年03月11日
要約：

【課題】 均一かつ確実に各素子を形成可能な不揮発性半導体メモリ装置を提供する。【解決手段】 基板10上にワード線106を構成する不図示のゲート酸化膜と,フローティングゲート12と,ゲート間絶縁膜14と,コントロールゲート16と,第1絶縁膜100と,第2絶縁膜102を順次形成して素子分離を行う。第1絶縁膜100は,厚さが500オングストローム以下のシリコン酸化膜から成り,第2絶縁膜102は,厚さが2000オングストローム以下のシリコン窒化膜から成る。第1及び第2絶縁膜100,102により,ワード線106表面にフォトリソグラフィ処理時に使用される光が照射された際の反射率を40%以下に抑制でき,レジストパターン108を均一に形成できる。【選択図】 図4

請求項（抜粋）：

マトリクス状に配されたフローティングゲートとコントロールゲートを含む複数の積層体を各々接続して成るワード線と;前記ワード線の一の側方に配された複数のソース領域を各々接続して成るソース線と;前記ワード線の他の側方に配された複数のドレイン領域上に各々形成されるコンタクトホールとを備え;前記ワード線により前記ソース線と前記コンタクトホールが自己整合的に形成されて成る不揮発性半導体メモリ装置において: 前記積層体に形成される第1及び第2の絶縁膜と; 前記不揮発性半導体メモリの被エッチング面に形成され,前記第1及び第2の絶縁膜の積層膜と,膜種と,膜厚と実質的に同一に構成されるエッチングストッパ膜と; を備えたことを特徴とする,不揮発性半導体メモリ装置。

IPC (4件)：

H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

FI (2件)：

H01L29/78 371 ,  H01L27/10 434

Fターム (21件)：

5F083EP02 ,  5F083EP23 ,  5F083EP77 ,  5F083JA19 ,  5F083JA33 ,  5F083JA35 ,  5F083JA36 ,  5F083MA03 ,  5F083MA20 ,  5F083PR01 ,  5F083PR06 ,  5F083PR21 ,  5F083PR33 ,  5F101BA01 ,  5F101BB05 ,  5F101BD02 ,  5F101BD33 ,  5F101BH02 ,  5F101BH14 ,  5F101BH16 ,  5F101BH19

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-189382   出願人：三菱電機株式会社