特許
J-GLOBAL ID：200903084546726422

半導体装置の製造方法

発明者：
齋藤 修一

齋藤 修一 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平6-310262
公開番号（公開出願番号）：特開平8-167657
出願日： 1994年12月14日
公開日（公表日）： 1996年06月25日
要約：
【要約】【目的】 セルフアライン構造でかつ通常の装置を用いて高いスループットを維持したままで、拡散層の種類に関係なく同一の膜厚を有するシリサイドを形成できるようにすることを目的とする。【構成】 シリコン基板1全面にSi+ を10KeVで0.8×1014cm-2注入し、n型拡散層6の一部が非晶質層8とする。しかし、p型拡散層7には非晶質層は形成されず、Si+ が注入されているSi+ 注入層9が形成される。
請求項（抜粋）：
相補型のMOSトランジスタの形成において、半導体基板上にゲート電極を形成した後、pチャネルトランジスタのソース・ドレイン領域となるp型拡散層と、nチャネルトランジスタのソース・ドレイン領域となるn型拡散層とを形成する工程と、前記半導体基板上にイオンを注入することで前記n型拡散層のみを非晶質化する工程と、前記p型拡散層上と前記非晶質化したn型拡散層上とに金属を堆積して熱処理することで前記金属からなるシリサイド層を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/8238 ,  H01L 27/092 ,  H01L 21/22 ,  H01L 21/265 ,  H01L 21/28 301
FI (3件)：
H01L 27/08 321 F ,  H01L 21/265 H ,  H01L 21/265 Q
引用特許：
審査官引用 (7件)
  • 半導体集積回路装置の製造方法
    公報種別：公開公報   出願番号：特願平4-083970   出願人：日本電気株式会社
  • 特開平2-003917
  • 特開平3-021015
全件表示

前のページに戻る

TOP

BOTTOM