特許

J-GLOBAL ID：200903084588303696

半導体集積回路装置およびその製造方法

発明者： 石田 素子 ,  奥山 幸祐 ,  池田 修二 ,  金井 史幸 ,  橋場 総一郎 ,  橋本 孝司 ,  吉崎 和夫
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平5-049117
公開番号（公開出願番号）：特開平6-268177
出願日： 1993年03月10日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】 完全CMOS型SRAMにおいて、多結晶シリコン膜で構成された負荷用MISFETの相互コンダクタンス(Gm)を向上させ、併せて水分の浸入に起因する特性の劣化を防止する。【構成】 半導体基板1の主面上に形成された転送用MISFETQt1 、Qt2 と、半導体基板1の主面上に形成された駆動用MISFETQd1 、Qd2 およびこの駆動用MISFETQd1 、Qd2 の上部に堆積した多結晶シリコン膜で形成された負荷用MISFETQp1 、Qp2 からなるフリップフロップ回路とでメモリセルを構成したSRAMにおいて、負荷用MISFETQp1 、Qp2 の上部には、水素を透過し易く、かつ水分を透過し難い膜厚を有する窒化シリコン膜28が設けられている。

請求項（抜粋）：

半導体基板の主面上に形成された転送用MISFETと、前記半導体基板の主面上に形成された駆動用MISFETおよび前記駆動用MISFETの上部に堆積した多結晶シリコン膜で形成された負荷用MISFETからなるフリップフロップ回路とでメモリセルを構成したSRAMを有する半導体集積回路装置であって、前記負荷用MISFETの上部には、水素を透過し易く、かつ水分を透過し難い膜厚を有する窒化シリコン膜が設けられていることを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 27/11 ,  H01L 21/318 ,  H01L 27/092 ,  H01L 29/784

FI (4件)：

H01L 27/10 381 ,  H01L 27/08 321 K ,  H01L 29/78 311 N ,  H01L 29/78 311 C

引用特許：

審査官引用 (5件)

• 半導体装置の製法
  公報種別：公開公報   出願番号：特願平3-213752   出願人：ソニー株式会社
• 特開平2-303071
  
• 特開平2-219259
  
• 特開平2-303071
  
• 特開平2-219259