特許
J-GLOBAL ID：200903084616517788
連想メモリ
発明者：
,
出願人/特許権者：
代理人 (1件)：
渡辺 望稔 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-056392
公開番号（公開出願番号）：特開2002-260389
出願日： 2001年03月01日
公開日（公表日）： 2002年09月13日
要約：
【要約】【課題】回路規模や出力遅延時間を増大させることなく、冗長回路としての予備のCAMワードを搭載し、製品歩留りを向上させる。【解決手段】本発明の連想メモリは、複数のCAMワードに加えて、冗長回路としての予備のCAMワードを搭載している。複数のCAMワードに含まれる不良CAMワードのアドレス情報を保持し、この不良CAMワードのアドレス情報に従って、不良CAMワードと予備のCAMワードを入れ替えるように制御し、不良CAMワードのアドレスと予備のCAMワードのアドレスを入れ替えると共に、予備のCAMワードの検索一致出力と不良CAMワードの検索一致出力を入れ替える。
請求項（抜粋）：
複数のCAMワードに加えて、冗長回路としての予備のCAMワードを搭載した連想メモリであって、複数の前記CAMワードに含まれる不良CAMワードのアドレス情報を保持するFRプリデコーダと、このFRプリデコーダに保持されている不良CAMワードのアドレス情報に従い、前記予備のCAMワードを使用して、前記不良CAMワードよりも上位(または下位)アドレス側の前記CAMワードのアドレスをシフトするように制御する第1のシフト制御回路と、データのリード/ライトのアクセス時に、前記第1のシフト制御回路の制御に従って、i(iは1以上の整数)番目の前記不良CAMワードよりも上位(または下位)アドレス側の前記CAMワードのアドレスをi個ずつ上位(または下位)アドレス側にシフトする第1のシフト回路と、前記FRプリデコーダに保持されている不良CAMワードのアドレス情報に従い、前記予備のCAMワードを使用して、前記不良CAMワードよりも上位(または下位)アドレス側の前記CAMワードのアドレスをシフトするように制御する第2のシフト制御回路と、検索動作時に、前記第2のシフト制御回路の制御に従って、i番目の前記不良CAMワードよりも上位(または下位)アドレス側の前記CAMワードのアドレスをi個ずつ下位(または上位)アドレス側にシフトする第2のシフト回路とを備えていることを特徴とする連想メモリ。
IPC (4件)：
G11C 15/04 631
, G11C 15/04
, G11C 29/00 603
, G11C 29/00
G11C 15/04 631 Z
, G11C 15/04 Z
, G11C 29/00 603 X
, G11C 29/00 603 H
5L106CC02
, 5L106CC11
, 5L106CC17
, 5L106CC21
, 5L106CC32
