特許
J-GLOBAL ID:200903084657037863
プロセスカートリッジ、プロセスカートリッジ用メモリ媒体、画像形成装置および画像形成制御システム
発明者:
,
,
出願人/特許権者:
代理人 (1件):
高梨 幸雄
公報種別:公開公報
出願番号(国際出願番号):特願2003-082563
公開番号(公開出願番号):特開2004-004654
出願日: 2003年03月25日
公開日(公表日): 2004年01月08日
要約:
【課題】良好な帯電制御と、電源回路の省スペース化、低コスト化の両立を実現する。【解決手段】画像形成装置に着脱可能なカートリッジにメモリ媒体を備え、メモリ媒体には帯電制御を行うための情報として、像担持体の使用量に関する情報、帯電交流電圧に関する情報(帯電Vpp選択制御閾値)が書き込まれている。画像形成装置本体側の帯電バイアス電源回路は2種類以上の交流ピーク間電圧を出力できる交流発振出力部部と、像担持体に流れる交流電流を検知する交流検知部とを有し、交流検知部によって検知された検出値とカートリッジのメモリ情報を利用して帯電制御を行う。【選択図】図13
請求項(抜粋):
像担持体と、
前記像担持体を帯電する帯電部材と、
前記帯電部材に印加される交流電圧に関する情報を記憶するメモリと、
前記帯電部材に対して複数の交流電圧を印加可能な電圧出力部と、
前記電圧出力部から前記帯電部材に対して交流電圧を出力した際に前記像担持体に流れる電流を検知する検知部と、
前記メモリに記憶されている前記交流電圧に関する情報と、前記検知部によって検知される検出値とに応じて、画像形成中に前記電圧出力部から前記帯電部材に出力する交流電圧を決定する制御部と、
を有することを特徴とする画像形成装置。
IPC (3件):
G03G15/02
, G03G15/00
, G03G21/18
FI (3件):
G03G15/02 102
, G03G15/00 303
, G03G15/00 556
Fターム (53件):
2H027DA01
, 2H027DA44
, 2H027EA01
, 2H027EC06
, 2H027EC14
, 2H027EC20
, 2H027EF06
, 2H027EF09
, 2H027ZA01
, 2H171FA02
, 2H171FA09
, 2H171FA11
, 2H171FA13
, 2H171FA17
, 2H171GA25
, 2H171JA04
, 2H171JA23
, 2H171JA27
, 2H171JA29
, 2H171JA31
, 2H171JA35
, 2H171MA12
, 2H171MA17
, 2H171QA02
, 2H171QB03
, 2H171QB10
, 2H171QB15
, 2H171QB32
, 2H171QC03
, 2H171QC22
, 2H171SA07
, 2H171SA12
, 2H171SA26
, 2H171TB03
, 2H200FA02
, 2H200FA18
, 2H200GA23
, 2H200GA34
, 2H200GA44
, 2H200GB44
, 2H200HA03
, 2H200HA29
, 2H200HA30
, 2H200HB12
, 2H200HB48
, 2H200JA02
, 2H200NA03
, 2H200NA14
, 2H200NA17
, 2H200PA03
, 2H200PA20
, 2H200PB01
, 2H200PB33
引用特許:
前のページに戻る