特許
J-GLOBAL ID：200903084756598575

薄膜半導体装置及び表示装置

発明者：
林 久雄

林 久雄 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 鈴木 晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願平9-364554
公開番号（公開出願番号）：特開平11-186561
出願日： 1997年12月18日
公開日（公表日）： 1999年07月09日
要約：
【要約】【課題】 ボトムゲート型の薄膜トランジスタを外部電荷の悪影響から保護して信頼性を改善する。【解決手段】 薄膜半導体装置は薄膜トランジスタ3を絶縁基板1上に集積形成したものである。薄膜トランジスタ3はボトムゲート構造を有し、下から順にゲート電極5、ゲート絶縁膜4、半導体薄膜2及び層間絶縁膜9を積層している。薄膜トランジスタ3はゲート電極5に対面するチャネル領域20とその両側に位置するソース領域7及びドレイン領域8とが半導体薄膜2に形成されている。層間絶縁膜9の表面にはチャネル領域20と重なる部分に導体膜10Sが形成されており、外部からチャネル領域20を電気的に遮蔽する。
請求項（抜粋）：
下から順にゲート電極、ゲート絶縁膜、半導体薄膜及び層間絶縁膜を積層したボトムゲート構造の薄膜トランジスタを絶縁基板上に集積形成した薄膜半導体装置であって、前記薄膜トランジスタは、ゲート電極に対面するチャネル領域とその両側に位置するソース領域及びドレイン領域とが該半導体薄膜に形成されており、前記層間絶縁膜の表面には該チャネル領域と重なる部分に導体膜が形成されており、外部からチャネル領域を電気的に遮蔽することを特徴とする薄膜半導体装置。
IPC (2件)：
H01L 29/786 ,  G09F 9/33
FI (4件)：
H01L 29/78 619 A ,  G09F 9/33 A ,  H01L 29/78 612 A ,  H01L 29/78 617 N
引用特許：
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM