特許
J-GLOBAL ID：200903084759256152
PLL回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-379279
公開番号（公開出願番号）：特開2002-185317
出願日： 2000年12月13日
公開日（公表日）： 2002年06月28日
要約：
【要約】【課題】低ジッタのPLL回路を提供する。【解決手段】位相比較器(PFD)1の一方の入力端子には基準周波数信号Frefが入力され、もう一方の端子には電圧制御発振器(VCO)3の出力信号Fvcoが入力される。位相比較器1の出力パルスは低域通過フィルタ(LPF)2に入力され積分される。低域通過フィルタ2の出力は電圧制御発振器(VCO)3に入力される。電圧制御発振器の出力の一方はFvcoとして位相比較器1に入力され、もう一方の信号はN逓倍器4に入力される。
請求項（抜粋）：
基準周波数信号と帰還信号の位相を比較しその差に応じて誤差信号を出力する位相比較器と、前記位相比較器から出力される誤差信号を積分する低域通過フィルタと、前記低域通過フィルタの出力によって発振周波数を変化するN個のインバータ回路からなるリングオシレータ方式の電圧制御発振器と、前記電圧制御発振器のN個のインバータ回路の各出力を合成し発振周波数をN逓倍するN逓倍器とからなり、前記帰還信号は前記電圧制御発振器の出力信号と同一周波数であることを特徴としたPLL回路。
Fターム (10件)：
5J106AA04
, 5J106CC01
, 5J106CC21
, 5J106CC38
, 5J106CC41
, 5J106CC54
, 5J106DD43
, 5J106DD46
, 5J106KK25
, 5J106LL01
審査官引用 (3件)
-
位相同期ループ回路
公報種別：公開公報
出願番号：特願平8-271167
出願人：沖電気工業株式会社
-
基準パルス発生回路
公報種別：公開公報
出願番号：特願平9-074506
出願人：ローム株式会社
-
特開昭64-077329
前のページに戻る
