特許
J-GLOBAL ID：200903084795076861

周波数変換回路

発明者：
山本 誠

山本 誠 について

, 
高取 直

高取 直 について


出願人/特許権者：
株式会社鷹山

株式会社鷹山 について


代理人 (1件)： 山本 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平5-305922
公開番号（公開出願番号）：特開平7-135446
出願日： 1993年11月11日
公開日（公表日）： 1995年05月23日
要約：
【要約】【目的】 ウェーブレット変換の演算をハードウェア上で実現することができる周波数変換回路を提供することを目的とする。【構成】 入力される電圧信号が遅延なしに伝達される同時信号ラインL1と、入力信号が1ノードづつ遅延回路としてのサンプルホールド回路S/H1,S/H2,...,S/Hnを介して伝達される遅延信号ラインL2とを備えると共に、遅延信号ラインL2の各ノードにおいて同時信号ラインL1からの信号と遅延信号ラインL2からの信号とを加算する複数の加算回路ADD1,ADD2,...,ADDnと、これらの加算回路と直列に接続された共振器R1,R2,R3,...,Rnとを有している。共振器の出力電圧は、並列に接続されたキャパシターC10,C20,C30,...,Cn0に印加され、これらの容量結合により加算され、出力端子Voutからウェーブレット変換S(a,b)に相当する電圧信号として出力される。
請求項（抜粋）：
入力信号が遅延なしに伝達される同時信号ラインと、前記入力信号が1ノードづつ遅延回路を介して伝達される遅延信号ラインと、前記各ノードにおいて前記同時信号ラインからの信号と前記遅延信号ラインからの信号とを容量結合とインバータとを用いて加算する複数の加算器と、前記各加算器の出力が入力される遅延回路を有し、この遅延回路の出力がその入力にフィードバックされている共振器と、前記各共振器の出力側に入力端が接続され、出力端が互いに並列に接続されて前記各共振器の出力を加算する容量結合とを備え、該容量結合の出力を入力信号に対する周波数変換出力とすることを特徴とする周波数変換回路。
IPC (2件)：
H03H 17/02 ,  H03H 17/06
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM