特許
J-GLOBAL ID:200903084814117388
スタティック・ランダム・アクセスメモリおよび半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
青山 葆 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-282335
公開番号(公開出願番号):特開2000-114399
出願日: 1998年10月05日
公開日(公表日): 2000年04月21日
要約:
【要約】【課題】 低電圧および低消費電力で動作可能な面積の小さいSRAMを提供する。【解決手段】 SRAMセル27は、第1〜第4NMOSトランジスタ21〜24と第1,第2PMOSトランジスタ25,26で構成されている。第1〜第4NMOSトランジスタ21〜24は、チャネル領域がゲートに接続されたDTMOSで構成されている。こうして、オン時のVthをオフ時よりも低くして低電圧動作を可能にし、動作時の消費電力を小さくする。一方、オフ時のVthは通常のNMOSトランジスタと同時でありオフ時のリーク電流は従来のSRAMセルと同等となり、スタンバイ時の消費電力は増大しない。さらに、オン抵抗が小さく書き込み/読み出し速度が速いため、書き込み/読み出し速度が従来程度でよければ面積を狭くできる。
請求項(抜粋):
オン時にチャネルが形成される半導体領域とゲートとが電気的に接続された金属酸化膜半導体トランジスタを用いたことを特徴とするスタティック・ランダム・アクセスメモリ。
IPC (3件):
H01L 21/8244
, H01L 27/11
, G11C 11/412
FI (2件):
H01L 27/10 381
, G11C 11/40 301
Fターム (19件):
5B015JJ02
, 5B015JJ05
, 5B015JJ21
, 5B015JJ31
, 5B015KA01
, 5B015KA33
, 5B015KB23
, 5B015KB25
, 5B015KB41
, 5B015QQ02
, 5F083BS01
, 5F083BS13
, 5F083BS27
, 5F083BS29
, 5F083BS37
, 5F083GA05
, 5F083HA02
, 5F083NA01
, 5F083ZA12
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る