特許

J-GLOBAL ID：200903084868881890

SDRAM制御装置

発明者： 野呂 徹 ,  井上 喜嗣 ,  山田 眞弘 ,  石井 智樹
出願人/特許権者： 株式会社リコー
代理人 (1件)： 武 顕次郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-267586
公開番号（公開出願番号）：特開平8-129881
出願日： 1994年10月31日
公開日（公表日）： 1996年05月21日
要約：

【要約】【目的】 SDRAMのリフレッシュ時間を短縮する。【構成】 SDRAM4は2つのバンクを有し、メモリコントローラ3はDRAMにアクセスしてライト、リードを行い、また、アクセスされているバンクと異なるバンクに対してアクティブコマンドとプリチャージコマンドによりリフレッシュする。メモリコントローラ3はまた、アクティブコマンド及びプリチャージコマンドとオートリフレッシュコマンドをミックスしてSDRAM4をリフレッシュしたり、SDRAM4の空間の最上位アドレス又は最下位アドレスから使用中のアドレスまでをリフレッシュしたり、ブロックを交互にアクセスするように割り付けられたアドレスに基づいてリフレッシュする。

請求項（抜粋）：

複数のバンクを有する同期型DRAMと、前記同期型DRAMにアクセスされているバンクと異なるバンクに対してアクティブコマンドとプリチャージコマンドによりリフレッシュするメモリコントローラと、を備えたSDRAM制御装置。

引用特許：

審査官引用 (4件)

• 特開昭61-144794
  
• 特開平3-162793
  
• DRAMリフレッシュ装置
  公報種別：公開公報   出願番号：特願平4-041333   出願人：株式会社東芝
• 特開平2-177081