特許

J-GLOBAL ID：200903084869526791

半導体装置およびその製造方法

発明者： マーク・エイ・ジェイソ ,  ジャック・エイ・マンデルマン ,  ウィリアム・アール・トンティ ,  マシュー・アール・ワードマン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-160221
公開番号（公開出願番号）：特開平11-017001
出願日： 1998年06月09日
公開日（公表日）： 1999年01月22日
要約：

【要約】【課題】 SOI/バルク・ハイブリッド半導体基板を提供する。【解決手段】 SOIである領域120と、バルクである領域122とを有する半導体デバイスである。単結晶半導体領域が設けられる。この領域内に、導電性スペーサ124を設けて、SOI領域を、グランドに電気的に接続して、フローティング・ボディ効果を克服する。さらに、絶縁性スペーサ126を導電性スペーサの表面に形成して、SOI領域をバルク領域から電気的に分離することができる。これら両領域を作製する方法では、エピタキシャル成長される単結晶バルク領域は、犠牲研磨層が付着されているので、選択的に成長させる必要はない。

請求項（抜粋）：

(a)ほぼ平坦な表面を有する単結晶基板と、(b)前記平坦表面上にあり、絶縁体領域上に半導体を有する第1の表面領域と、(c)前記平坦表面上にあり、単結晶領域である第2の表面領域と、(d)前記絶縁体領域上の半導体を前記基板に接続する、前記絶縁体領域上の半導体の周囲の第1の部分にのみ形成された導電性スペーサとを備え、前記スペーサの抵抗率は、スペーサが接触するすべての半導体領域の抵抗率よりもかなり低い、ことを特徴とする半導体装置。

IPC (3件)：

H01L 21/762 ,  H01L 21/20 ,  H01L 27/12

FI (3件)：

H01L 21/76 D ,  H01L 21/20 ,  H01L 27/12 F

引用特許：

審査官引用 (3件)

• 特開昭63-058817
  
• 特開昭64-012543
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-312385   出願人：日本電気株式会社