特許
J-GLOBAL ID:200903084889509850
複合型MOSFET
発明者:
,
,
出願人/特許権者:
代理人 (2件):
小川 勝男
, 田中 恭助
公報種別:公開公報
出願番号(国際出願番号):特願2003-299661
公開番号(公開出願番号):特開2004-031980
出願日: 2003年08月25日
公開日(公表日): 2004年01月29日
要約:
【課題】 ドレイン端子がソース端子に対し、正方向にも負方向にも共に高い耐圧を有し、従来のパワーMOSFETと同様のプロセスを用いてワンチップで実現可能な複合型MOSFETを提供する。 【解決手段】 パワーMOSFET10,11のドレイン同士を接続し、MOSFET10のソース及びゲートをそれぞれ複合型MOSFET60のソース端子0及びゲート端子1とし、MOSFET11のソースをドレイン端子2とする。端子2の電圧が負の場合にMOSFET11をオフ駆動する電圧比較回路50を設け、端子1とMOSFET11のゲートとの間に端子2から回路50を介して端子1へ流れる電流を阻止すると共に端子1の電圧をMOSFET11のゲートに伝える電圧伝達回路51を設ける。正方向の耐圧はMOSFET10により、負方向の耐圧はMOSFET11により得ることができる。【選択図】 図1
請求項(抜粋):
第1外部端子と、
第2外部端子と、
それぞれ第1端子、第2端子及び制御端子を有し、前記第1端子はそのボディに接続され、同じ導電型である第1及び第2のMOSFETとを有し、
前記第1のMOSFETは、その第1端子を前記第1外部端子に接続し、
前記第2のMOSFETは、その第1端子を前記第2外部端子に接続し、その第2端子を前記第1のMOSFETの第2端子に接続し、
前記第1のMOSFETの制御端子と第1端子との間に第1の保護ダイオードを設け、
前記第2のMOSFETの制御端子と第1端子との間に第2の保護ダイオードを設けた半導体装置。
IPC (6件):
H01L27/06
, H01L21/822
, H01L21/8234
, H01L27/04
, H01L27/088
, H01L29/78
FI (8件):
H01L27/06 311B
, H01L29/78 652Q
, H01L29/78 656A
, H01L29/78 656C
, H01L29/78 657A
, H01L29/78 657G
, H01L27/08 102J
, H01L27/04 H
Fターム (28件):
5F038AZ08
, 5F038BH02
, 5F038BH04
, 5F038BH05
, 5F038BH11
, 5F038DF01
, 5F038DT12
, 5F038EZ20
, 5F048AA02
, 5F048AA05
, 5F048AA07
, 5F048AB10
, 5F048AC06
, 5F048AC10
, 5F048BA06
, 5F048BA12
, 5F048BB05
, 5F048BC03
, 5F048BC12
, 5F048BC20
, 5F048BD07
, 5F048BE03
, 5F048BF16
, 5F048BH07
, 5F048CC06
, 5F048CC15
, 5F048CC16
, 5F048CC18
引用特許:
出願人引用 (1件)
審査官引用 (10件)
全件表示
前のページに戻る