特許

J-GLOBAL ID：200903085013882356

強誘電体メモリ装置とその駆動方法

発明者： 青木 正樹 ,  田村 泰孝 ,  高内 英規 ,  恵下 隆
出願人/特許権者： 富士通株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-297114
公開番号（公開出願番号）：特開平11-204747
出願日： 1998年10月19日
公開日（公表日）： 1999年07月30日
要約：

【要約】【課題】 1つのトランジスタと1つのキャパシタで1つのメモリセルを構成する1T-1C型メモリに適した強誘電体メモリ装置およびその駆動方法に関し、小さな電圧で情報の書き込みが可能な強誘電体メモリ、簡単な構成の1T-1Cタイプの強誘電体メモリ装置を提供する。【解決手段】 強誘電体メモリは、絶縁ゲート型電界効果トランジスタと、強誘電体膜と、前記強誘電体膜上に対向して形成された1対のキャパシタ電極であって、前記1対のキャパシタ電極の1方と前記ゲート電極とが電気的に接続されている1対のキャパシタ電極とを有する。簡単な構成の強誘電体メモリ装置は、ソース、ドレイン、絶縁ゲートを有する絶縁ゲート型電界効果トランジスタと、前記ドレインと前記絶縁ゲートとの間に接続された強誘電体キャパシタとを有する。

請求項（抜粋）：

半導体基板と、前記半導体基板表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の両側で前記半導体基板表面に形成された一対のソース/ドレイン領域とを有する絶縁ゲート型電界効果トランジスタと、前記ゲート電極を覆って、前記半導体基板表面上に形成された絶縁膜と、前記絶縁膜上に形成された強誘電体膜と、前記強誘電体膜上に対向して形成された一対のキャパシタ電極であって、前記一対のキャパシタ電極の一方と前記ゲート電極とが電気的に接続されている一対のキャパシタ電極とを有する強誘電体メモリ装置。

IPC (8件)：

H01L 27/10 451 ,  G11C 11/22 ,  G11C 14/00 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 451 ,  G11C 11/22 ,  G11C 11/34 352 A ,  H01L 27/04 C ,  H01L 29/78 371

引用特許：

審査官引用 (2件)

• 強誘電体メモリ装置及びその駆動方法
  公報種別：公開公報   出願番号：特願平7-230868   出願人：富士通株式会社
• 半導体メモリ
  公報種別：公開公報   出願番号：特願平4-267177   出願人：株式会社日立製作所