特許
J-GLOBAL ID：200903085026277222
ジグザグスキャン回路
発明者：
出願人/特許権者：
代理人 (1件)：
工藤 宣幸 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-293020
公開番号（公開出願番号）：特開平8-153188
出願日： 1994年11月28日
公開日（公表日）： 1996年06月11日
要約：
【要約】【目的】 高速処理が可能な小形のジグザグスキャン回路を提供する。【構成】 アドレス発生回路内のジグザグスキャン状に変化するアドレスを発生するジグザグスキャン状アドレス発生手段に特徴を有する。ジグザグスキャン状での相前後する2個のアドレスの変化状態に着目すると、数種類の状態のいずれかである。従って、現アドレスと状態遷移が定まると、次のアドレスと次の状態遷移を定めることができ、この性質を利用することとした。現アドレスをジグザグアドレスレジスタ25に保持する。現アドレスから次のアドレスへの遷移状態又は現アドレスに変化した際の遷移状態を規定する状態遷移パラメータを状態遷移レジスタ26に保持する。ジグザグアドレス演算回路28が、現アドレス及び状態遷移パラメータに基づいて、次のタイミングでのアドレス及び状態遷移パラメータを求めて対応レジスタに再格納させる。
請求項（抜粋）：
入力データを一時記憶するRAMと、このRAMに与える書込みアドレス及び読出しアドレスを発生するアドレス発生回路とを備え、上記アドレス発生回路が書込みアドレスの変化順序と読出しアドレスの変化順序を変えることにより、ラスタスキャン状のデータ順序とジグザグスキャン状のデータ順序との間で入力データの順序を変換するジグザグスキャン回路において、上記アドレス発生回路が、ラスタスキャン状に変化するアドレスを発生するラスタスキャン状アドレス発生手段と、ジグザグスキャン状に変化するアドレスを発生するジグザグスキャン状アドレス発生手段と、上記RAMへのアクセスモードに応じて、上記ラスタスキャン状アドレス発生手段又は上記ジグザグスキャン状アドレス発生手段からのアドレスを選択する選択手段とでなり、上記ジグザグスキャン状アドレス発生手段が、ジグザグスキャン状に変化するアドレスを保持するジグザグアドレスレジスタと、現アドレスから次のアドレスへの遷移状態、又は、前アドレスから現アドレスに変化した際の遷移状態を規定する状態遷移パラメータを保持する状態遷移レジスタと、上記ジグザグアドレスレジスタに保持されている現アドレスと、上記状態遷移レジスタに保持されている状態遷移パラメータとに基づいて、次のタイミングでのアドレス及び状態遷移パラメータを求めるジグザグアドレス演算回路とでなることを特徴とするジグザグスキャン回路。
IPC (6件)：
G06T 1/60
, G06T 9/00
, H03M 7/30
, H03M 7/40
, H04N 1/41
, H04N 7/30
G06F 15/64 450 G
, G06F 15/66 330 H
, H04N 7/133 Z
