特許
J-GLOBAL ID:200903085129747022
半導体装置およびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-123669
公開番号(公開出願番号):特開平5-326885
出願日: 1992年05月15日
公開日(公表日): 1993年12月10日
要約:
【要約】【目的】 半導体基板上に形成される層間絶縁膜に生じる段差の低減を図り、後工程における写真製版の精度の向上を図る半導体装置の製造方法を提供することにある。【構成】 半導体基板上に形成される層に生じる段差の斜面部の中央近傍を境として、段差が高くなる方の領域のすべてを段差が低くなる方の領域に設けられた平坦部までエッチングを行なっている。これにより、従来層に形成された段差は約半分に低減され、また従来段差が高くなる方の領域が全体的に段差が低くなる方の領域に設けられた平坦部と等しくなる。
請求項(抜粋):
同一基板上にメモリセル領域と周辺回路領域とが形成された半導体装置あって、前記メモリセル領域上面および前記周辺回路領域上面の層間絶縁膜が平坦化されて形成されていることを特徴とする半導体装置。
IPC (2件):
H01L 27/108
, H01L 21/302
引用特許:
審査官引用 (2件)
-
特開平4-082263
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平4-117698
出願人:株式会社東芝
前のページに戻る