特許
J-GLOBAL ID：200903018084059651

半導体装置の製造方法

発明者：
山田 敬

山田 敬 について

, 
高東 宏

高東 宏 について

, 
須之内 一正

須之内 一正 について

, 
松原 義徳

松原 義徳 について

, 
柴田 剛

柴田 剛 について

, 
塩原 英志

塩原 英志 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 木村 高久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-117698
公開番号（公開出願番号）：特開平5-315325
出願日： 1992年05月11日
公開日（公表日）： 1993年11月26日
要約：
【要約】【目的】 本発明は、高精度の微細パターンを形成することのできる半導体装置の製造方法を提供することを目的とする。【構成】 本発明では、基板表面に層間絶縁膜を形成するに際し、DRAMの非メモリセル領域のような段差の下領域に選択的にレベル合わせ用の第1の絶縁膜を形成するとともに、さらに表面全体を覆うように第2の絶縁膜を形成するようにしている。
請求項（抜粋）：
段差を有する半導体基板表面に層間絶縁膜を形成するに際し、前記半導体基板表面全体に第1の層間絶縁膜を形成する第1の層間絶縁膜形成工程と、前記第1の層間絶縁膜をパターニングし段差の下部領域に選択的にレベル合わせ用の第1の層間絶縁膜を残留せしめる第1のエッチング工程とこの上層に、さらに前記基板表面全体を覆うように第2の層間絶縁膜を形成する第2の層間絶縁膜形成工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/3205 ,  H01L 21/90 ,  H01L 27/108
FI (2件)：
H01L 21/88 K ,  H01L 27/10 325 R
引用特許：
審査官引用 (22件)
  • 特開平4-082263
  • 特開平4-082263
  • 特開平3-296216
全件表示

前のページに戻る

TOP

BOTTOM