特許

J-GLOBAL ID：200903085146372571

半導体集積回路装置とその製造方法

発明者： 西本 敏明 ,  山崎 隆 ,  田中 利広
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-344150
公開番号（公開出願番号）：特開平7-176705
出願日： 1993年12月17日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】 2層ゲート構造のMOSFETと1層ゲート構造のMOSFETとを隣接して高密度に形成することができる半導体集積回路装置とその製造方法を提供する。【構成】 2層ゲート構造のMOSFETと1層ゲート構造のMOSFETとの間に、2層ゲート構造側が2層ゲート構造とされ、1層ゲート構造側が1層ゲート構造とされた緩衝用ダミー配線層を設けるようにする。上記緩衝用ダミー配線層を境にして、2層ゲート構造側のゲート電極と1層ゲート構造側のソース,ドレインをセルフアライメントによりそれぞれ形成する。【効果】 緩衝用ダミー配線の部分でのマスクずれを吸収しつつ、2層ゲート構造のセルフアライメントによるパターンニングと、1層ゲート構造のソース,ドレインのセルフアライメントによる拡散層とを分けて高密度に形成することができ、しかも拡散層により両者を接続することができる。

請求項（抜粋）：

2層ゲート構造のMOSFETと、それと近接して配置される1層ゲート構造のMOSFETとを含み、上記2層ゲート構造のMOSFETと1層ゲート構造のMOSFETとの間に設けられ、2層ゲート構造側が2層ゲート構造とされ、1層ゲート構造側が1層ゲート構造とされてなる緩衝用ダミー配線層を設けてなることを特徴とする半導体集積回路装置。

引用特許：

審査官引用 (3件)

• 特開平2-306666
  
• 特開平4-093071
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-299440   出願人：日本電気株式会社