特許

J-GLOBAL ID：200903085155321653

半導体集積回路装置

発明者： 日下田 恵一 ,  磯村 悟 ,  山口 邦彦
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-251182
公開番号（公開出願番号）：特開平7-086535
出願日： 1993年09月13日
公開日（公表日）： 1995年03月31日
要約：

【要約】【目的】 回路の高速化を実現しつつ、効率のよいレイアウト設計が可能な半導体集積回路装置を提供する。【構成】 基本セルがアレイ状に配置されてなる複数の第1の論理回路ブロックを設け、上記論理ブロックとレイアウト上の整合性を以て構成され、その入出力部が対向するように配置されてなる一対のメモリブロックを設けるとともに、かかる一対のメモリブロックに挟まれた領域に上記入出力部と信号の授受を行う第2の論理回路ブロックを設ける。【効果】 論理回路ブロックに対して任意の位置にメモリブロックをはめ込むことができるから効率のよいレイアウト設計が可能になるとともに、メモリブロックを一対としてそれに挟まれた部分にそのデータを扱う論理回路ブロックが存在して最短距離によりデータの授受ができるから高速動作化が可能になる。

請求項（抜粋）：

基本セルがアレイ状に配置されてなる複数の第1の論理回路ブロックと、上記基本セルからなる論理ブロックとレイアウト上の整合性を以て構成され、その入出力部が対向するように配置されてなる一対のメモリブロックと、上記一対のメモリブロックに挟まれた領域に形成され、上記入出力部と信号の授受を行う第2の論理回路ブロックとを備えてなることを特徴とする半導体集積回路装置。

引用特許：

審査官引用 (3件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平3-180807   出願人：株式会社日立製作所
• 特開平3-190159
  
• 特開平3-190159