電圧トランスレータ回路

発明者：
出願人/特許権者：
代理人 (1件)：大垣孝
公報種別：公開公報
出願番号（国際出願番号）：特願2001-286903
公開番号（公開出願番号）：特開2003-101401
出願日： 2001年09月20日
公開日（公表日）： 2003年04月04日
要約：

【要約】【課題】高速で動作し、回路面積が小さく、且つ、消費電力が小さい電圧トランスレータ回路を提供する。【解決手段】ローデコーダ110の出力レベルがGNDからVDDになると、pMOSトランジスタ125がオフし、nMOSトランジスタ124のゲートはハイインピーダンスになる。このため、nMOSトランジスタ124のゲートにセルフブースト効果が働き、nMOSトランジスタ124のソース電位を押し上げる。従って、pMOSトランジスタ122のゲート電位が急激に上昇し、pMOSトランジスタ122は高速でオフする。pMOSトランジスタ122が高速でオフすると、トランジスタ121,122の貫通電流が減少し、且つ、ワード線WLの電位が高速で立ち下がる。また、従来の電圧トランスレータ回路に低耐圧pMOSトランジスタ125を追加するだけなので、回路面積は小さい。

請求項（抜粋）：

第1電源ラインから供給された電位または第2電源ラインから供給された電位を論理信号として論理出力端子から出力する論理回路部と、第3電源ラインと前記第2電源ラインの電位以上の高電位に設定された第4電源ラインと第1、第2、第3、第4および第5トランジスタを具備した電圧出力部を有する電圧トランスレータ回路であって、前記第1トランジスタが、ソースが前記第3電源ラインに接続され、ドレインが前記電圧出力端子に接続され、且つ、ゲートが前記論理出力端子に接続された第1導電型のトランジスタであり、前記第2トランジスタが、ソースが前記第4電源ラインに接続され、且つ、ドレインが前記電圧出力端子に接続された第2導電型のトランジスタであり、前記第3トランジスタが、ソースが前記第4電源ラインに接続され、ドレインが前記第2トランジスタのゲートに接続され、且つ、ゲートが前記電圧出力端子に接続された第2導電型のトランジスタであり、前記第4トランジスタが、ソースが前記第2トランジスタのゲートに接続され、且つ、ドレインが前記論理出力端子に接続された第1導電型のトランジスタであり、前記第5トランジスタが、ソースが前記第2電源ラインに接続され、ドレインが前記第4トランジスタのゲートに接続され、且つ、ゲートが前記論理出力端子に接続された、第2導電型のトランジスタである、ことを特徴とする電圧トランスレータ回路。

IPC (2件)：

H03K 19/0175 , G11C 16/06

FI (4件)：

H03K 19/00 101 F , G11C 17/00 633 B , G11C 17/00 633 D , G11C 17/00 633 E

Fターム (16件)：

5B025AD03 , 5B025AE05 , 5B025AE06 , 5J056AA00 , 5J056AA05 , 5J056BB02 , 5J056BB17 , 5J056BB57 , 5J056CC00 , 5J056DD13 , 5J056DD28 , 5J056EE03 , 5J056EE04 , 5J056EE07 , 5J056FF08 , 5J056JJ00

引用特許：

審査官引用 (4件)

特開平3-272100
特開平3-272100
出力バッファ回路
公報種別：公開公報出願番号：特願平6-229308 出願人：日本電気株式会社

全件表示

前のページに戻る