出力バッファ回路

発明者：
出願人/特許権者：
代理人 (1件)：若林忠
公報種別：公開公報
出願番号（国際出願番号）：特願平6-229308
公開番号（公開出願番号）：特開平8-097706
出願日： 1994年09月26日
公開日（公表日）： 1996年04月12日
要約：

【要約】【目的】消費電流の増大、アクセス時間の低速化およびマスクサイズを増大させることなく、昇圧を確実かつ十分に行うことができる出力バッファ回路を実現すること。【構成】縦続接続された第1および第2のNMOSトランジスタからなる出力バッファと、電源電位を昇圧して出力する昇圧回路と、前記出力バッファの電源側のNMOSトランジスタのゲート電位を入力信号のレベル変化に対応して前記昇圧電源回路の出力レベルまでレベルシフトさせるレベル変換回路を有し、レベル変換回路はコンデンサを用いることなく構成されている。

請求項（抜粋）：

縦続接続された第1および第2のNMOSトランジスタからなる出力バッファと、電源電位を昇圧して出力する昇圧回路と、前記出力バッファの電源側のNMOSトランジスタのゲート電位を入力信号のレベル変化に対応して前記昇圧電源回路の出力レベルまでレベルシフトさせるレベル変換回路を有し、前記レベル変換回路は、ソースに前記昇圧電源出力が印加される第1のPMOSトランジスタと、コレクタが前記第1のPMOSトランジスタのコレクタに接続され、ゲートには前記入力信号が印加され、ソースが接地された第3のNMOSトランジスタと、ソースに前記昇圧電源出力が印加され、ゲートは前記第1のPMOSトランジスタのコレクタおよび第3のNMOSトランジスタのコレクタに共通に接続される第2のPMOSトランジスタと、コレクタが前記第1のPMOSトランジスタおよび第2のPMOSトランジスタのコレクタと共通に接続されて出力端とされ、ソースが接地される第4のNMOSトランジスタと、前記入力信号を反転増幅して前記第4のNMOSトランジスタのゲートに印加するインバータから構成されることを特徴とする出力バッファ回路。

引用特許：

審査官引用 (5件)

レベルシフタ回路
公報種別：公開公報出願番号：特願平3-185700 出願人：日本電気株式会社
特開平4-232690
特開平4-365372

全件表示

前のページに戻る