特許
J-GLOBAL ID：200903085218400087

半導体装置及びその製造方法並びにウェハの製造方法

発明者：
和田 佳樹

和田 佳樹 について

, 
上田 公大

上田 公大 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-129467
公開番号（公開出願番号）：特開2000-323660
出願日： 1999年05月11日
公開日（公表日）： 2000年11月24日
要約：
【要約】【課題】 SOI構造を有する半導体装置において面積を増大させないように半導体基板の電位を固定するコンタクトを形成する。【解決手段】 半導体チップ1において内部回路領域2内に集積回路が形成され、バッファ領域4a〜4d内に複数のバッファ回路が形成されている。この内部回路領域2及びバッファ領域4a〜4d以外の部分、例えば、半導体チップ1の4つの隅の部分5a〜5dに固定電位を供給する配線層を形成し、この配線層と半導体基板との間を接続するコンタクト6a〜6dを設ける。コンタクトの形成された部分は集積回路の形成されない未使用の部分であるため、コンタクトを形成するための場所を特別に確保する必要がない。
請求項（抜粋）：
半導体基板、前記半導体基板の一主面上に形成された埋め込み絶縁膜、前記埋め込み絶縁膜表面の第1の領域に形成された集積回路、前記集積回路を覆うように前記埋め込み絶縁膜上に形成された層間絶縁膜、前記埋め込み絶縁膜表面の第1の領域の外の領域に位置している部分を含み、前記層間絶縁膜内に形成され、固定電位を供給するための配線層、および、前記配線層の前記第1の領域の外に位置する部分から前記埋め込み絶縁膜を貫通して前記半導体基板に通じ、前記配線層と半導体基板とを電気的に接続するコンタクトを備えた、半導体装置。
IPC (5件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 21/28 ,  H01L 21/768 ,  H01L 27/12
FI (4件)：
H01L 27/04 E ,  H01L 21/28 L ,  H01L 27/12 C ,  H01L 21/90 C
Fターム (26件)：
4M104AA01 ,  4M104BB02 ,  4M104CC01 ,  4M104DD43 ,  4M104DD63 ,  4M104FF26 ,  4M104GG13 ,  4M104HH20 ,  5F033HH08 ,  5F033JJ08 ,  5F033KK01 ,  5F033KK08 ,  5F033QQ01 ,  5F033QQ06 ,  5F033SS11 ,  5F033VV04 ,  5F033VV05 ,  5F033VV07 ,  5F033XX34 ,  5F038BE07 ,  5F038BE09 ,  5F038CA01 ,  5F038CD02 ,  5F038CD04 ,  5F038EZ06 ,  5F038EZ20
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM