特許
J-GLOBAL ID：200903085257076653

PLL回路およびそれを用いた映像信号処理回路

発明者：
白井 一幸

白井 一幸 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 山田 義人
公報種別：公開公報
出願番号（国際出願番号）：特願平11-074323
公開番号（公開出願番号）：特開2000-270300
出願日： 1999年03月18日
公開日（公表日）： 2000年09月29日
要約：
【要約】【構成】 PLL回路12(14)は同期分離回路50を含み、同期分離回路50から出力されたH-syncに基づいて比較器52、LPF56、発振回路(VCO)56および分周器58によってVCO56の発振周波数が制御される。また、H-syncはDQ-FF54のD端子に与えられ、分周器58の出力信号(基準信号)はDQ-FF54のクロック(CLK)端子に与えられる。DQ-FF54は、この2つの信号に基づいてPLL回路12(14)のロック状態またはアンロック状態を判別する。アンロック状態が判別されると、D端子からハイレベルの信号が出力され、スイッチSW1はオンされる。つまり、アンロック状態ではロック状態の時よりも時定数τが小さく設定され、短時間でロック状態に引き込むことができるので、画面上に頭曲がりが発生しない。【効果】 高品質な画像を出力することができる。
請求項（抜粋）：
制御電圧に対応する周波数信号を発生する発振手段、前記周波数信号と水平同期信号とを位相比較する比較手段、前記比較手段の出力から高域成分を除去して前記制御電圧を生成するフィルタ手段、前記周波数信号がロックされているかどうかを判別する判別手段、および前記判別手段の判別結果に応じて前記フィルタ手段の時定数を切り換える切換手段を備える、PLL回路。
IPC (3件)：
H04N 5/95 ,  H03L 7/093 ,  H04N 5/06
FI (3件)：
H04N 5/95 Z ,  H04N 5/06 Z ,  H03L 7/08 E
Fターム (33件)：
5C020AA17 ,  5C020AA35 ,  5C020BA01 ,  5C020CA11 ,  5C020CA13 ,  5C020CA15 ,  5C053GA14 ,  5C053GA19 ,  5C053HA04 ,  5C053HC01 ,  5C053HC08 ,  5C053JA27 ,  5C053JA28 ,  5C053KA03 ,  5C053KA06 ,  5C053KA07 ,  5C053KA08 ,  5C053KA10 ,  5C053KA12 ,  5C053LA06 ,  5J106AA04 ,  5J106BB04 ,  5J106CC01 ,  5J106CC21 ,  5J106CC38 ,  5J106CC41 ,  5J106CC52 ,  5J106EE09 ,  5J106FF02 ,  5J106GG07 ,  5J106HH10 ,  5J106KK03 ,  5J106KK25
引用特許：
審査官引用 (2件)
  • 特開昭63-155985
  • LFR回路
    公報種別：公開公報   出願番号：特願平6-076827   出願人：ソニー株式会社

前のページに戻る

TOP

BOTTOM