特許

J-GLOBAL ID：200903085316752137

半導体装置およびその製造方法

発明者： 粉谷 直樹
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-256548
公開番号（公開出願番号）：特開2003-069029
出願日： 2001年08月27日
公開日（公表日）： 2003年03月07日
要約：

【要約】【課題】 特別なパターンを用いることなくボディ電圧の固定が可能であるSOIデバイスおよびその製造方法を提供することにある。【解決手段】 半導体基板50上のBOX層1の上にSi層2を形成した後、半導体基板50へ到達するトレンチ11,15を形成する。そして、その側面に導電体からなるサイドウォール18を形成することにより、Si層2と外部回路とを電気的に接続する。よって、Si層2のボディー電位の固定が容易になる。さらに、Si層2の上面エッジ部を丸めるための酸化を、Si層2の上面エッジ部を露出させ,Si層2の下面エッジ部をサイドウォール18によって覆った状態で行なう。そのため、Si層2の下面エッジ部の酸化による変形が起こりにくくなり、Si層2の下面エッジ部が変形して欠陥が生じることによるリーク電流の発生を抑制できる。

請求項（抜粋）：

半導体基板上に設けられた基板絶縁体層と、上記基板絶縁体層の上に設けられ,半導体素子が形成される複数の半導体層と、上記半導体層を囲み少なくとも一部が上記半導体基板に達するトレンチと、上記トレンチの側面に沿って設けられ,少なくとも一部が上記半導体層から上記基板絶縁体層を経て上記半導体基板に達する,導電体からなるサイドウォールとを備える半導体装置。

IPC (7件)：

H01L 29/786 ,  H01L 21/76 ,  H01L 21/762 ,  H01L 21/8238 ,  H01L 27/08 331 ,  H01L 27/08 ,  H01L 27/092

FI (9件)：

H01L 27/08 331 A ,  H01L 27/08 331 E ,  H01L 29/78 626 B ,  H01L 29/78 613 A ,  H01L 29/78 621 ,  H01L 27/08 321 B ,  H01L 21/76 L ,  H01L 29/78 626 C ,  H01L 21/76 D

Fターム (52件)：

5F032AA07 ,  5F032BA01 ,  5F032BA03 ,  5F032BA08 ,  5F032BB01 ,  5F032BB06 ,  5F032CA09 ,  5F032CA17 ,  5F032CA20 ,  5F032DA23 ,  5F032DA24 ,  5F032DA25 ,  5F032DA27 ,  5F032DA30 ,  5F032DA33 ,  5F032DA43 ,  5F032DA53 ,  5F032DA60 ,  5F032DA80 ,  5F048AC04 ,  5F048BA14 ,  5F048BA16 ,  5F048BB05 ,  5F048BB08 ,  5F048BC06 ,  5F048BF06 ,  5F048BF15 ,  5F048BF17 ,  5F048BG07 ,  5F048DA25 ,  5F110AA06 ,  5F110AA15 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD22 ,  5F110EE05 ,  5F110EE14 ,  5F110EE31 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG32 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HK05 ,  5F110HM15 ,  5F110NN62 ,  5F110NN65 ,  5F110QQ19

引用特許：

審査官引用 (1件)

• SOI素子の基板構造及びその製造方法
  公報種別：公開公報   出願番号：特願2001-013325   出願人：株式会社ハイニックスセミコンダクター