特許

J-GLOBAL ID：200903085332459440

半導体集積回路用キャパシタ

発明者： 今井 馨太郎 ,  岡野 晴雄 ,  岡山 康則 ,  青山 知憲
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-164726
公開番号（公開出願番号）：特開平6-085173
出願日： 1993年07月02日
公開日（公表日）： 1994年03月25日
要約：

【要約】【目的】高誘電率の材料をキャパシタ絶縁膜として用いてキャパシタの容量を増大させ、同時にリーク電流の発生をも低減させた半導体集積回路用キャパシタを提供すること。【構成】下部電極(ストレージノード)としてポリシリコン膜パターン108を、キャパシタ絶縁膜としてタンタル酸化膜110を、上部電極(プレート)として炭素膜111を具備することを特徴とする。

請求項（抜粋）：

半導体基板上に形成された下部電極と、該下部電極上に積層されたキャパシタ絶縁膜と、該絶縁膜上に積層された上部電極とを具備した半導体集積回路用キャパシタにおいて、前記キャパシタ絶縁膜が高誘電体材料からなり、前記上部電極および下部電極のうち少なくとも一方が、炭素膜、または炭素膜および炭素以外の導電体膜を含む多層積層膜からなることを特徴とする半導体集積回路用キャパシタ。

IPC (3件)：

H01L 27/04 ,  H01L 21/28 301 ,  H01L 27/108

FI (2件)：

H01L 27/10 325 J ,  H01L 27/10 325 C

引用特許：

審査官引用 (4件)

• 半導体装置とその製造方法
  公報種別：公開公報   出願番号：特願平3-067496   出願人：富士通株式会社
• 特開平1-181431
  
• 特開平3-257166
  
• 特開平1-128531