特許
J-GLOBAL ID：200903085362991782

A/D変換器

発明者：
泉妻 まり子

泉妻 まり子 について

, 
池辺 将之

池辺 将之 について


出願人/特許権者：
大日本印刷株式会社

大日本印刷株式会社 について


代理人 (1件)： 志村 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2008-011171
公開番号（公開出願番号）：特開2009-177278
出願日： 2008年01月22日
公開日（公表日）： 2009年08月06日
要約：
【課題】 回路構成を単純化する。【解決手段】 4段に直列接続された比較演算回路CP1〜CP4は、いずれも、与えられた入力電圧を、参照電圧R1〜R4と順番に比較する機能を有し、両者の大小関係が変化した時点で与えられていた参照電圧が、R1ならビット00、R2ならビット01、R3ならビット10、R4ならビット11を出力する。変換対象となるアナログ信号の電圧は、第1段目の比較演算回路CP1の入力電圧として与えられる。各比較演算回路において、大小関係が変化した時点で与えられていた参照電圧と入力電圧との差電圧eを4倍した電圧4・eが、次段の比較演算回路の入力電圧として与えられるようにし、4段の比較演算回路CP1〜CP4で順次カスケード演算を行う。偶数段目の比較演算回路CP2,CP4から出力されたビットを反転した上で、各ビット列を変換後のデジタル値を示す8ビットの値として出力する。【選択図】図18
請求項（抜粋）：
入力電圧と所定の参照電圧との大小関係を比較し、比較結果を示すビットを出力するとともに、前記入力電圧と前記参照電圧との差電圧を出力する比較演算回路と、 前記比較演算回路が出力する差電圧を増幅する増幅回路と、 を備え、 前段の比較演算回路から出力された差電圧が前記増幅回路で増幅された後に後段の比較演算回路に入力されるように、前記比較演算回路は、前記増幅回路を介挿した状態で複数段がカスケード接続され、 変換対象となるアナログ信号を第1段目の比較演算回路に与えると、各段の比較演算回路からのビット出力列として、変換後のデジタルデータが得られるA/D変換器において、 前記比較演算回路は、入力電圧と参照電圧との大小関係が変化した時点に与えられていた参照電圧に関する差電圧を出力し、 偶数段目の比較演算回路からのビット出力に対して論理反転を行うビット反転手段を更に備えることを特徴とするA/D変換器。
IPC (2件)：
H03M 1/14 ,  H03M 1/44
FI (3件)：
H03M1/14 A ,  H03M1/14 B ,  H03M1/44
Fターム (11件)：
5J022AA15 ,  5J022AA16 ,  5J022BA06 ,  5J022CA09 ,  5J022CB06 ,  5J022CB07 ,  5J022CD02 ,  5J022CD04 ,  5J022CF01 ,  5J022CF02 ,  5J022CF10
引用特許：
出願人引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM