特許
J-GLOBAL ID：200903085391132390
過消去保護用ブロック消去フラグを有するフラッシュEPROM
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
瀧野 秀雄 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願平7-500575
公開番号（公開出願番号）：特表平9-502824
出願日： 1993年05月28日
公開日（公表日）： 1997年03月18日
要約：
【要約】フラッシュEPROM装置はメモリセルから成る複数のブロックに分割したメモリアレイを有する。駆動回路はメモリセルのブロックに駆動電圧(energizingvoltages)を印加してアドレスされたセルを読込み及びプログラムし、さらに選択されたブロック又は、メモリアレイ全体を消去する。消去検証回路は、メモリセルから成る複数のブロックの消去を個別に検証する。コントロールロジックは駆動回路を制御して消去検証をパスしなかったブロックを再消去する。このコントロールロジックは、メモリアレイ内の各メモリセルブロックに対応する複数のブロック消去フラグを含む。消去検証はブロック消去フラグに応答し、ブロック消去フラグがセットされたブロックのみを検証する。ブロックが消去検証をパスした場合、そのブロック消去フラグはリセットされる。消去検証動作の後、ブロック消去フラグがセットされているブロックのみが再消去される。
請求項（抜粋）：
データを記憶するための装置であって、 フラッシュEPROMメモリセルから成る複数のブロックを含むメモリアレイと、 前記メモリアレイに接続され、前記複数のメモリセルブロックに駆動電圧(energizing voltages)を印加して前記メモリアレイ内のアドレスされたセルの読出し及びプログラムを行い、さらに前記メモリアレイ内のブロックを消去する駆動電力供給回路と、 前記メモリアレイに接続され、メモリセルから成る前記複数ブロックの消去を個別に検証する消去検証ロジックと、 前記駆動電力供給回路と消去検証ロジック接続されて、消去検証をパスしなかったブロックを再消去するように前記駆動電力供給回路を制御する制御回路と、から成ることを特徴とするデータ記憶装置。
引用特許：
前のページに戻る
