特許
J-GLOBAL ID：200903085551067069
ATMスイッチ回路
発明者：
出願人/特許権者：
代理人 (1件)：
西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平10-038229
公開番号（公開出願番号）：特開平11-239139
出願日： 1998年02月20日
公開日（公表日）： 1999年08月31日
要約：
【要約】【課題】 出力ポートが増えることにより発生する、アドレスメモリの増加を防ぎ、かつ、アドレスメモリの使用効率の低下を防止することができる。【解決手段】 セルバッファメモリ2の空きアドレスを管理し、セル管理手段(多重部1、分離部3、書き込み制御部4、読み出し制御部5)から格納要求を受け取ると、空きアドレスをセルバッファメモリ2に出力する空きアドレス管理メモリ9と、上記格納要求と空きアドレス管理メモリ9からのバッファアドレスとを受け取ると、このバッファアドレスを順に繋げて、同じ出力ポートに向かうセルのバッファアドレスをチェーン構造にし、出力要求及び行き先情報を受け取ると、上記行き先情報に対応するチェーン構造からバッファアドレスを読み出して、セルバッファメモリ2及び空きアドレス管理メモリ9に送るバッファアドレス管理手段(ポインタ格納メモリ6、制御部7、アドレス格納メモリ8)とを備えてなる。
請求項（抜粋）：
セルを格納するセルバッファメモリと、入力されたセルの格納要求と前記セルの行き先である出力ポートを示す行き先情報とを発生し、前記セルを出力する際に出力要求及び行き先情報を発生するセル管理手段とを具備し、前記セルバッファメモリは、前記格納要求に応じたバッファアドレスにより、前記セルを書き込み、前記出力要求に応じたバッファアドレスにより、前記セルを読み出して、前記セル管理手段に送り、前記セル管理手段は、前記セルを受け取ると、行き先に応じて前記セルを前記出力ポートに送るATMスイッチ回路において、前記セルバッファメモリの空きアドレスを管理し、前記セル管理手段から前記格納要求を受け取ると、空きアドレスをバッファアドレスとして前記セルバッファメモリに出力する空きアドレス管理手段と、前記セル管理手段からの格納要求と前記空きアドレス管理手段からのバッファアドレスとを受け取ると、前記受け取ったバッファアドレスを順に繋げて、同じ出力ポートに向かうセルのバッファアドレスをチェーン構造にし、前記セル管理手段から出力要求及び行き先情報を受け取ると、前記行き先情報に対応するチェーン構造からバッファアドレスを読み出して、前記セルバッファメモリ及び前記空きアドレス管理手段に送るバッファアドレス管理手段とを備えてなることを特徴とするATMスイッチ回路。
IPC (2件)：
FI (2件)：
引用特許：
審査官引用 (3件)
-
共通バッファ型ATMスイッチ
公報種別：公開公報
出願番号：特願平8-008950
出願人：株式会社日立製作所
-
ATMセルスイッチ
公報種別：公開公報
出願番号：特願平8-186240
出願人：松下電器産業株式会社
-
特開平4-038035
前のページに戻る
