特許
J-GLOBAL ID:200903085580963820
半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
則近 憲佑
公報種別:公開公報
出願番号(国際出願番号):特願平5-180968
公開番号(公開出願番号):特開平7-038104
出願日: 1993年07月22日
公開日(公表日): 1995年02月07日
要約:
【要約】【構成】 Si基板7上にゲート電極3及びソース・ドレインとなる拡散層6を形成する工程と、前記Si基板7全面にNi2を堆積する工程と、このNi2上に金属化合物膜1を堆積させる工程と、前記Si基板7をアニールすることによりNiとSiを反応させ、ゲート電極3上及びソース・ドレインとなる拡散層6上にNiシリサイド9を形成する工程と、未反応の前記Ni2とNi上の前記金属化合物膜1を除去する工程とを有する。【効果】 拡散層上のNiシリサイドに絶縁膜を形成しないように、Niシリサイドを安定に成膜させ、素子の特性向上を達成することができる。
請求項(抜粋):
Si基板上にゲート電極及びソース・ドレインとなる拡散層を形成する工程と、前記Si基板全面にNi、CoあるいはPtのうち少なくとも1つの金属からなる第1の膜を形成する工程と、この第1の膜上に金属化合物からなる第2の膜を堆積させる工程と、前記Si基板をアニールすることにより前記第1の膜(Ni、CoあるいはPtのうちいずれか1つの金属)とSiを反応させ、ゲート電極上及びソース・ドレインとなる拡散層上に金属シリサイドを形成する工程と、未反応の前記第1の膜とこの第1の膜上の前記第2の膜を除去する工程とを有することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 29/78
, H01L 21/336
, H01L 21/28 301
引用特許:
審査官引用 (5件)
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平4-077942
出願人:株式会社東芝
-
特開昭59-172775
-
特開昭63-133622
全件表示
前のページに戻る