特許

J-GLOBAL ID：200903085610790969

マイクロプロセッサ異常時のバックアップ装置

発明者： 秦地 憲二
出願人/特許権者： 朝日ナショナル照明株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-069072
公開番号（公開出願番号）：特開平10-247149
出願日： 1997年03月03日
公開日（公表日）： 1998年09月14日
要約：

【要約】【課題】 マイクロプロセッサが異常の場合にも負荷を制御するデータ信号をより確実に出力可能とする。【解決手段】 マイクロプロセッサ3の異常時に、バックアップ切替信号15がアドレスセレクタ5とデータセレクタ7及び出力信号セククタ2に入力されると、アドレスセレクタ5はアドレスカウンタ13からのアドレスカウント信号12がバックアップメモリ9に供給されるように制御され、データセレクタ7はマイクロプロセッサ3からのパラレルデータ信号6がバックアップメモリ9に供給されないように制御され、出力信号セククタ2はシフトレジスタ14からのシリアルデータ信号16が入力されるように制御され、アドレスカウンタ13からのアドレスカウント信号12に従ってバックアップメモリ9から読み出されたバックアップデータ信号(バックアップメモリ9に格納されていたバックアップデータ信号)がボーレートジェネレータ10のクロック信号11によりシフトレジスタ14を介して出力信号セククタ2からシリアルバックアップデータ信号として出力される。

請求項（抜粋）：

シリアルデータ信号を出力信号セククタを介して出力するマイクロプロセッサと、マイクロプロセッサからのアドレス信号がアドレスセレクタを介して供給されるとともに、マイクロプロセッサからのパラレルデータ信号がデータセレクタを介してバックアップデータ信号として格納されるバックアップメモリと、ボーレートジェネレータのクロック信号によりアドレスカウント信号を生成するアドレスカウンタと、バックアップメモリと出力信号セククタの間に介在するシフトレジスタとを備え、マイクロプロセッサの異常時に、バックアップ切替信号がアドレスセレクタとデータセレクタ及び出力信号セククタに入力されると、アドレスセレクタはアドレスカウンタからのアドレスカウント信号がバックアップメモリに供給されるように制御され、データセレクタはマイクロプロセッサからのパラレルデータ信号がバックアップメモリに供給されないように制御され、出力信号セククタはシフトレジスタからのシリアルデータ信号が入力されるように制御され、アドレスカウンタからのアドレスカウント信号に従ってバックアップメモリから読み出されたバックアップデータ信号がボーレートジェネレータのクロック信号によりシフトレジスタを介して出力信号セククタからシリアルバックアップデータ信号として出力されるマイクロプロセッサ異常時のバックアップ装置。

IPC (2件)：

G06F 11/00 350 ,  H05B 37/02

FI (2件)：

G06F 11/00 350 F ,  H05B 37/02 K

引用特許：

審査官引用 (1件)

• 電子制御装置
  公報種別：公開公報   出願番号：特願平6-239017   出願人：日本電装株式会社