特許
J-GLOBAL ID：200903085636274420
配線基板及び表面実装型電子部品実装方法
発明者：
出願人/特許権者：
代理人 (1件)：
田辺 恵基
公報種別：公開公報
出願番号（国際出願番号）：特願平7-176544
公開番号（公開出願番号）：特開平9-008430
出願日： 1995年06月19日
公開日（公表日）： 1997年01月10日
要約：
【要約】【目的】本発明は、表面実装型電子部品を容易に実装し得る配線基板及び実装プロセスを簡略化し得る表面実装型電子部品実装方法を実現しようとするものである。【構成】実装する表面実装型電子部品(3)の外部端子を形成する単数又は複数のバンプ(3F)にそれぞれ対応させて基材(2A)に形成された単数又は複数の電極は、基材(2A)に穿設された貫通孔の内周面に導体層が形成されたスルーホール(2F)でなる。これにより、表面実装型電子部品(3)を配線基板(2)に実装する際、表面実装型電子部品(3)の各電極(3E)と配線基板(2)の対応する各電極(2D)とを容易に位置決めすることができ、かくして表面実装型電子部品(3)を容易に実装し得る配線基板(2)を実現することができる。
請求項（抜粋）：
実装する表面実装型電子部品の外部端子を形成する単数又は複数のバンプにそれぞれ対応させて基材に単数又は複数の電極が形成された配線基板において、各上記電極は、上記基材に穿設された貫通孔の内周面に導体層が形成されたスルーホールでなることを特徴とする配線基板。
IPC (3件)：
H05K 1/18
, H05K 3/34 507
, H05K 3/40
H05K 1/18 F
, H05K 3/34 507 C
, H05K 3/40 K
