特許

J-GLOBAL ID：200903085643917360

複合素子及びその製造方法

発明者： 四元 孝二 ,  樋口 由浩 ,  越村 正己
出願人/特許権者： 三菱マテリアル株式会社
代理人 (1件)： 重野 剛
公報種別：公開公報
出願番号（国際出願番号）：特願平9-222545
公開番号（公開出願番号）：特開平11-067508
出願日： 1997年08月19日
公開日（公表日）： 1999年03月09日
要約：

【要約】【課題】 サーミスタ素体の表面に誘電材料及び抵抗材料を厚膜形成する手法を採用することにより、サーミスタとコンデンサと抵抗の並列回路と等価な特性を1チップで実現した複合素子及びその製造方法を提供することを目的とする。【解決手段】 サーミスタ素体1は直方体形状のチップ状のものであり、一方の側面に絶縁体層2が設けられ、他方の側面に絶縁体層3が設けられている。絶縁体層2上には所定の間隔をあけて導電体層4,5が設けられ、この導電体層4,5にまたがって誘電体層6が設けられ、これらの層4,5,6を覆うように絶縁体層7が設けられている。絶縁体層3上には、所定の間隔をあけて導電体層8,9が設けられ、この導電体層4,5にまたがって抵抗体層10が設けられ、これら層8,9,10を覆うように絶縁体層11が設けられている。サーミスタ素体1の1対の端面には端子電極12,13が設けられている。

請求項（抜粋）：

直方体形のチップ状のサーミスタ素体と、該サーミスタ素体の1対の平行な端面にそれぞれ設けられた端子電極と、該サーミスタ素体のこれら端面を結ぶ方向に延びる側面上に形成され、それぞれ各端子電極に接続された誘電体層及び抵抗体層とを備えてなる複合素子。

IPC (5件)：

H01C 13/02 ,  H01C 7/04 ,  H01C 13/00 ,  H01C 17/06 ,  H01G 4/40

FI (6件)：

H01C 13/02 D ,  H01C 7/04 ,  H01C 13/00 C ,  H01C 17/06 A ,  H01C 17/06 V ,  H01G 4/40 301 A

引用特許：

審査官引用 (3件)

• 特開平3-054801
  
• チップ型複合電子部品及びその製造方法
  公報種別：公開公報   出願番号：特願平5-069666   出願人：三菱マテリアル株式会社
• 積層型複合素子及びその製造方法
  公報種別：公開公報   出願番号：特願平7-179016   出願人：三菱マテリアル株式会社