特許
J-GLOBAL ID：200903085837227195
データ処理装置及びマイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平8-169322
公開番号（公開出願番号）：特開平10-021057
出願日： 1996年06月28日
公開日（公表日）： 1998年01月23日
要約：
【要約】【課題】 暗号化、復号化等に利用される上べき乗剰余演算「 XY mod N」の処理 を高速化する。【解決手段】 マイクロプロセッサ(5)を搭載するマイクロコンピュータ(MCU)において、剰余乗算 A = A・B・R-1 mod N +kN、A = A2・R-1 mod N +kN、A= A・R-1 mod N +kN で与えられる演算を、積和演算器を内蔵したコプロセッサ(6)で実行し、さらに同一のコプロセッサに前処理 R2 mod N を高速に実行するための乗算機能を備え、これらのコプロセッサの演算機能を用いて、マイクロプロセッサでべき乗剰余演算 XY mod N を高速に実行する。
請求項（抜粋）：
nを演算値のビット数を表わす正の整数、Nを 0<N<2<SP>n</SP> となるnビットの正の整数、A<SB>in</SB>を0≦A<SB>in</SB><2<SP>n</SP> となるnビットの正の整数、A<SB>out</SB>を0≦A<SB>out</SB><2<SP>n</SP> となるnビットの正の整数、kを0又は正の整数とするとき、演算式がA<SB>out</SB> = f(A<SB>in</SB>) mod N +kN で与えられ、入力値 A<SB>in</SB> と出力値 A<SB>out</SB> の値の範囲を0以上、2<SP>n</SP> 未満の整数とする剰余演算を行う演算手段と、この演算手段による上記剰余演算を制御する制御手段とを1個の半導体基板に備えて成るものであることを特徴とするデータ処理装置。
IPC (2件)：
G06F 7/552
, G09C 1/00 650
G06F 7/552 A
, G09C 1/00 650 A
