特許

J-GLOBAL ID：200903085857092822

プロセッサ

発明者： 児玉 久 ,  青野 邦年
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-126977
公開番号（公開出願番号）：特開平10-091439
出願日： 1997年05月16日
公開日（公表日）： 1998年04月10日
要約：

【要約】【課題】 用途に応じて広ビット幅のプロセッサを複数個の狭ビット幅のプロセッサとして使用することにより、高性能化を図る。【解決手段】 32ビットプロセッサ320用の制御部323はメモリから命令を受け、この命令が32ビットプロセッサ用か又は16ビットプロセッサ用かを解析し、前者の場合には、2個の16ビット命令制御部1610、1611を用いて32ビットプロセッサ320を制御する。一方、後者の場合には、制御部323が16ビットプロセッサモード信号を2個の16ビット命令制御部1610、1611に出力し、この両16ビット命令制御部1610、1611が前記32ビットプロセッサを2個に分割した2個の16ビットプロセッサ1600、1601として各々独立に制御する。従って、用途に合わせた適切なビット幅を選択して、異なる2つの処理の並列化が図られ、高性能になる。

請求項（抜粋）：

Nビット(Nは自然数)のプロセッサにおいて、前記Nビットプロセッサ用の命令と、N=M1+...+Mn(M1、Mnは自然数、nは2以上の自然数)を満たすn個のMnビットプロセッサ用の命令とを解読する解読部と、前記解読部により解読された命令が前記Nビットプロセッサ用の命令である場合には、その命令を解読し実行するよう、前記Nビットプロセッサを制御するNビットプロセッサ用命令制御部と、前記解読部により解読された命令が前記n個のMnビットプロセッサ用の命令である場合には、前記Nビットプロセッサをn個に分割したMnビットプロセッサとし、前記n個の命令を並列に解読し実行するよう、前記n個のMnビットプロセッサを制御するn個のMnビットプロセッサ用命令制御部とを備えたことを特徴とするプロセッサ。

IPC (6件)：

G06F 9/38 310 ,  G06F 9/38 370 ,  G06F 9/30 310 ,  G06F 9/30 350 ,  G06F 12/04 510 ,  G06F 15/78 510

FI (6件)：

G06F 9/38 310 H ,  G06F 9/38 370 A ,  G06F 9/30 310 B ,  G06F 9/30 350 F ,  G06F 12/04 510 B ,  G06F 15/78 510 G

引用特許：

審査官引用 (1件)

• 中央処理装置
  公報種別：公開公報   出願番号：特願平3-195514   出願人：シヤープ株式会社