特許
J-GLOBAL ID：200903085871944521
分散システムにおける時計装置の時刻補正方法および時計装置
発明者：
出願人/特許権者：
代理人 (1件)：
長谷川 文廣 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-029361
公開番号（公開出願番号）：特開平7-239831
出願日： 1994年02月28日
公開日（公表日）： 1995年09月12日
要約：
【要約】【目的】 分散プロセッサシステムにおける時計装置の時刻補正方法および時計装置に関し,分散システムにおける各プロセッサの時計時刻を確実に一致させることを目的とする。【構成】 一般プロセッサが時刻補正中であることを示すフラグ領域(40),(41),(42)と代表プロセッサ(1) の代表プロセッサ時刻を書き込まれる領域(32)を備える共通メモリ(6) とを備え,一般プロセッサ(3),(4),(5) の補正手段(21),(22),(23)は誤差を判定し,誤差が一定値以上になった場合には,該共通メモリ6に該フラグ41,42,43を設定し,自身の時刻を補正し,時刻補正が終了すると該フログを時刻補正中でないものとし,該一般プロセッサ(3),(4),(5)の全てが時刻補正中でない場合に代表プロセッサ(1) 該CPU時計1の補正を行いながら,該共通メモリ(6) 代表プロセッサ時刻を更新する構成をもつ。
請求項（抜粋）：
時計装置を備える複数のプロセッサ(1) ,(3) ,(4) ,(5)を備えた分散システムにおける時計装置の時刻補正方法において,該分散システムは分散システムの共通時刻を与える代表プロセッサ(1) と,代表プロセッサ(1) の時計装置の時刻を基準時刻として時刻を定める一般プロセッサと,一般プロセッサが時刻補正中であることを示すフラグ領域(40),(41),(42)と代表プロセッサ(1) の代表プロセッサ時刻が書き込まれる領域(32)を備える共通メモリ(6) とを備え,該代表プロセッサ(1) は,該共通メモリ(6) の該代表プロセッサ時刻を書き込む時刻書き込み手段(13)と該フラグを監視する監視手段(12)とをもつ補正手段(11)を備え,該一般プロセッサ(3) ,(4) ,(5) の補正手段(21),(23),(25)は,該共通メモリ(6) の該代表プロセッサ時刻を読み出す読み出し手段(21') と該共通メモリ(6) に該フラグを設定する書き込み手段(21'’) とを備え,該一般プロセッサ(3) ,(4) ,(5) の補正手段(21),(23),(25)は自身のプロセッサ時計の時刻と該代表プロセッサ時刻との誤差を判定し,誤差が一定値以上になった場合には,該共通メモリ(6) に該フラグ(40),(41),(42)を設定し,自身の時刻を補正し,時刻補正が終了すると該フラグを時刻補正中でないものとし,代表プロセッサ(1) は該CPU時計(10)に対して小さな時間単位で行う補正処理を、該共通メモリ(6) の該フラグ(40),(41),(42)を監視し、該一般プロセッサ(3),(4),(5) の全てが時刻補正中でない場合に次の時間単位の補正を代表プロセッサ(1) の該CPU時計(10)に行い、該一般プロセッサ(3),(4),(5) のいずれも時刻補正中でない場合には代表プロセッサ(1) の該CPU時計(10)の次の時間単位の補正をすることを特徴とする分散システムにおける時計装置の時刻補正方法。
IPC (3件)：
G06F 15/16 330
, G06F 1/14
, G06F 13/00 351
