特許
J-GLOBAL ID：200903085883452659
薄膜トランジスタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平8-221599
公開番号（公開出願番号）：特開平10-065176
出願日： 1996年08月22日
公開日（公表日）： 1998年03月06日
要約：
【要約】 (修正有)【課題】 ソース/ドレイン領域の抵抗を低減し、電流駆動能力の高い薄膜トランジスタを提供する。【解決手段】 チャネル領域及びソース/ドレイン領域を含む第1半導体膜102と、チャネル領域上に形成されたゲート絶縁膜103と、ゲート絶縁膜上に形成されたゲート電極104と、ゲート電極の表面に形成された絶縁膜105と、第1半導体膜のソース/ドレイン領域上に形成された第2半導体膜106とを備えている。第2半導体膜は、第1半導体膜のソース/ドレイン領域に接する第2のソース/ドレイン領域を含んでおり、ゲート電極104の上方に位置するギャップによって2つの部分に分離されている。
請求項（抜粋）：
絶縁性基板上に形成された薄膜トランジスタであって、チャネル領域及びソース/ドレイン領域を含む第1半導体膜と、該第1半導体膜の該チャネル領域上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、該ゲート電極の表面に形成された絶縁膜と、該第1半導体膜の該ソース/ドレイン領域上に形成された第2半導体膜とを備え、該第2半導体膜は、該第1半導体膜のソース/ドレイン領域に接する第2のソース/ドレイン領域を含んでおり、しかも、該ゲート電極の上方に位置するギャップによって2つの部分に分離されている薄膜トランジスタ。
IPC (2件)：
H01L 29/786
, H01L 21/336
H01L 29/78 616 S
, H01L 29/78 617 W
