特許
J-GLOBAL ID：200903085969037930
半導体パッケージ及びその製造方法並びに半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2001-130840
公開番号（公開出願番号）：特開2002-329802
出願日： 2001年04月27日
公開日（公表日）： 2002年11月15日
要約：
【要約】【課題】 半導体パッケージにおいて、配線のひき回しの自由度を上げ、小型化及び薄型化を図ると共に、十分な接続信頼性を確保し、クロストークノイズ等の低減に寄与することを目的とする。【解決手段】 絶縁性基材又は絶縁層37の上に形成された配線パターン及びパッドを含む配線層39と、パッドの部分を除いて配線層39と絶縁性基材又は絶縁層37とを覆うように形成された保護膜40と、保護膜40から露出するパッドに接合された外部接続端子41とを有し、個々の外部接続端子41が接合されるパッドを複数個のパッドP1〜P4に分割し、該複数個のパッドを、各パッド間に配線を通すことができる程度の十分な間隔をおいて形成する。
請求項（抜粋）：
絶縁性基材又は絶縁層の上に形成された配線パターン及びパッドを含む配線層と、前記パッドの部分を除いて前記配線層と前記絶縁性基材又は絶縁層とを覆うように形成された保護膜と、該保護膜から露出する前記パッドに接合された外部接続端子とを有し、個々の外部接続端子が接合されるパッドが複数個のパッドに分割され、該分割された複数個のパッドが、各パッド間に配線を通すことができる程度の十分な間隔をおいて形成されていることを特徴とする半導体パッケージ。
IPC (2件)：
H01L 23/12
, H01L 23/12 501
H01L 23/12 501 B
, H01L 23/12 501 T
, H01L 23/12 P
, H01L 23/12 Q
