特許
J-GLOBAL ID：200903086011773530
電界効果トランジスタ及びその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-018231
公開番号（公開出願番号）：特開平10-214848
出願日： 1997年01月31日
公開日（公表日）： 1998年08月11日
要約：
【要約】【課題】 電界効果トランジスタの寄生容量とドレインコンダクタンスを低減し、かつゲート長短縮に伴う短チャネル効果の起こりにくい構造とその作製方法を提供する。また、高性能低雑音増幅器を提供する。【解決手段】ソース・ドレイン電極間の半導体層に、第1の溝と、この第1の溝よりソース電極側に位置し、その最大深さが第1の溝より深い第2の溝を設け、第2の溝の最大深さ部分にゲート電極を配置し、かつゲート電極がソース電極寄りに位置するように第2の溝を設ける。
請求項（抜粋）：
ソース・ドレイン電極間の半導体層に設けられた、第1の溝と、該第1の溝よりソース電極側に位置し、その最大深さが該第1の溝より深い第2の溝と、該第2の溝の最大深さ部分に配置されているゲート電極を有し、かつ上記第2の溝は上記ゲート電極がソース電極寄りに位置するように設けられていることを特徴とする電界効果トランジスタ。
IPC (2件)：
H01L 21/338
, H01L 29/812
