半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：國分孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-340869
公開番号（公開出願番号）：特開2007-149882
出願日： 2005年11月25日
公開日（公表日）： 2007年06月14日
要約：

【課題】工程増や製造プロセスの煩雑化を招くことなく、絶縁物の厚みの異なる各STI素子分離構造下の所望部位にチャネルストップ領域を形成し、半導体メモリにおける更なる集積度の向上を容易且つ確実に実現する。【解決手段】STI101の直下にチャネルストップ領域103を形成した後、活性領域の上層部分に不純物が導入されると同時に、STI102の直下にも当該不純物が導入される緒条件でイオン注入を行い、活性領域の上層部分にはチャネルドーズ領域105、STI102の直下にはチャネルストップ領域106を形成する。【選択図】図4

請求項（抜粋）：

半導体基板と、前記半導体基板の複数の素子分離領域にそれぞれ溝が形成され、前記各溝内が絶縁物で埋め込まれてなり、前記半導体基板上で活性領域を画定する複数の素子分離構造とを備えた半導体装置であって、前記複数の素子分離構造は、前記溝内の前記絶縁物が厚い第1の素子分離構造と、前記第1の素子分離構造よりも前記絶縁物が薄い第2の素子分離構造とからなり、前記半導体基板内における少なくとも第1の素子分離構造の下部に形成された第1の不純物領域と、前記半導体基板内における前記第2の素子分離構造の下方に整合した部位に形成されており、前記第1の不純物領域よりも深い第2の不純物領域と、前記活性領域の表層部位に形成された第3の不純物領域と、前記半導体基板内における前記第2の素子分離構造の下方に整合し、且つ前記第2の素子分離構造と前記第2の不純物領域との間に形成された第4の不純物領域とを含むことを特徴とする半導体装置。

IPC (4件)：

H01L 21/76 , H01L 21/265 , H01L 21/824 , H01L 27/108

FI (5件)：

H01L21/76 L , H01L21/265 R , H01L27/10 615 , H01L27/10 625B , H01L27/10 681D

Fターム (23件)：

5F032AA35 , 5F032AA44 , 5F032AA67 , 5F032AC01 , 5F032CA03 , 5F032CA14 , 5F032CA17 , 5F032DA23 , 5F032DA24 , 5F032DA33 , 5F032DA43 , 5F032DA44 , 5F032DA74 , 5F083AD10 , 5F083AD14 , 5F083AD16 , 5F083GA09 , 5F083JA36 , 5F083NA01 , 5F083PR03 , 5F083PR22 , 5F083PR36 , 5F083PR40

引用特許：

出願人引用 (1件)

半導体記憶装置
公報種別：公開公報出願番号：特願2001-294441 出願人：三菱電機株式会社

審査官引用 (1件)

特開平1-232739

前のページに戻る