特許
J-GLOBAL ID：200903086296401037
フェールセーフ機構
出願人/特許権者：
カヤバ工業株式会社
, カヤバ工業株式会社 について
日野自動車株式会社
日野自動車株式会社 について
代理人 (1件)： 嶋 宣之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-303204
公開番号（公開出願番号）：特開2001-122147
出願日： 1999年10月26日
公開日（公表日）： 2001年05月08日
要約：
【要約】【課題】CPUを備えた制御システムの異常を、他のCPUによって発見するのではなく、自身で検出するとともに、異常が発生した制御システムが停止したら、自動的に、予備の制御システムが装置の制御を継続する【解決手段】 第1,第2制御システムA,Bは、それぞれ、ドライバ回路2A,2Bと、ドライバ回路2A,2Bを制御するCPU1A,1Bと、駆動用電源4と、スイッチ回路5A,5Bと、CPU異常検出機構3A,3Bとを備え、一方の制御システムA中のCPU1Aから異常信号が出力された場合には、CPU異常検出機構3Aがスイッチ回路5Aに対しスイッチを切る指令を出力するとともに、制御システムAは、制御停止信号を、他方の制御システムBに送信し、制御システムBのCPU1Bが、駆動制御を開始する。
請求項（抜粋）：
車両の電気的な装置を駆動制御する第1,第2の制御システムとからなり、上記第1,第2制御システムは、それぞれ、上記電気的な装置に接続したドライバ回路と、このドライバ回路を制御するCPUと、上記ドライバ回路に電流を供給する駆動用電源と、この駆動用電源とドライバ回路との間に接続したスイッチ回路と、このスイッチ回路と上記CPUとの間に接続し、CPUからの出力信号によりCPUの異常を検出するCPU異常検出機構とを備え、上記第1,第2制御システムのうち一方の制御システムの動作中に、上記一方の制御システム中のCPUから異常信号が出力された場合には、上記一方の制御システム中のCPU異常検出機構が同システム中のスイッチ回路に対しスイッチを切る指令を出力するとともに、同制御システムは、ドライバ回路への電源供給の停止信号を、他方の制御システムのCPUに送信し、この停止信号を受信した他方の制御システムのCPUは、駆動制御を開始することを特徴とするフェールセーフ機構。
IPC (2件)：
FI (2件)：
Fターム (7件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved