特許
J-GLOBAL ID：200903086333638662
半導体記憶装置およびこの装置からのデータ読み出し方 法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-057910
公開番号（公開出願番号）：特開平9-251788
出願日： 1996年03月14日
公開日（公表日）： 1997年09月22日
要約：
【要約】【課題】リーク電流による接地電位の浮き上りでしきい値が高いメモリセルのデータを読み出せなくなるという欠点を改善する。【解決手段】仮想接地方式のメモリ製品において、このデジット線を選択する選択用トランジスタにさらに電流バイパス用のバイパストランジスタ対45〜50がそれぞれ並列に設けられ、列セレクト信号y1〜y4に応答して選択デジット線はセンスアンプ15に、非選択デジット線はバイパストランジスタ対の一方により主仮想接地線L60またはL61に接続されるセレクト手段を有するので、選択されたメモリセルのソース電極は、隣接のメモリセルから流入するリーク電流により、セル電位が浮き上ることはなく、多値メモリセルの高いしきい値に対してもデータの読み出しを正常に行なうことが出来る。
請求項（抜粋）：
複数のワード線と、複数のデジット線と、前記ワード線および前記デジット線の交点にそれぞれ配置されるとともに複数のメモリバンクに分割された複数のメモリセルと、前記メモリバンク毎に設けられたデジット側出力節点を有し前記メモリバンク内のメモリセルのドレイン電極に接続されたデジット線をデジット側バンクセレクト信号に応答して択一的に前記デジット側出力節点に接続するデジット側バンクセレクタと、前記メモリバンク毎に設けられた仮想接地側出力節点を有し前記メモリバンク内のメモリセルのソース電極が接続される仮想接地線を仮想接地側バンクセレクト信号に応答して択一的に仮想接地側出力節点に接続する仮想接地側バンクセレクタと、外部から供給される第1の主仮想接地選択信号に応答して前記仮想接地線を第1の主仮想接地線を介して接地電位に接続する第1の仮想接地選択回路と、第2の主仮想接地選択信号に応答して前記仮想接地線を第2の主仮想接地線を介して接地電位に接続する第2の仮想接地選択回路と、前記デジット側出力節点をさらに択一的にセンスアンプに接続し、または接地電位に接続するとともに、前記仮想接地側出力節点を仮想接地選択トランジスタを介して択一的に接地電位に接続するセレクト手段とを備え、前記セレクト手段は、前記デジット側出力節点を前記センスアンプに接続するデジット選択トランジスタにさらに電流バイパス用のバイパストランジスタ対がそれぞれ並列状態で設けられ、列セレクト信号に応答して前記デジット側出力節点のうち選択デジット信号が出力される出力節点のみを前記センスアンプに接続し、それ以外の前記デジット側出力節点は前記バイパストランジスタ対の一方により前記第1または前記第2の主仮想接地線に接続することを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 17/00 305
, G11C 17/00 304 B
